diff --git a/00-Project-Management/2026-10-26_Drogheda_Costeo-JLCPCB-Importacion_V5.6-V5.7-v6_ES_v1.0.md b/00-Project-Management/2026-10-26_Drogheda_Costeo-JLCPCB-Importacion_V5.6-V5.7-v6_ES_v1.0.md
index bb447e7..092a031 100644
--- a/00-Project-Management/2026-10-26_Drogheda_Costeo-JLCPCB-Importacion_V5.6-V5.7-v6_ES_v1.0.md
+++ b/00-Project-Management/2026-10-26_Drogheda_Costeo-JLCPCB-Importacion_V5.6-V5.7-v6_ES_v1.0.md
@@ -9,9 +9,9 @@ description: Cuánto cuesta fabricar en JLCPCB 135 V5.6, 365 V5.7 y 60 v6, manda
 *26-oct-2026 · Claude (pedido de Leo) · precios de JLCPCB leídos hoy · tipo de cambio 18.70 MXN/USD*
 
 !!! info "27-oct: lo que cambió después de este costeo"
-    - **Mezcla confirmada por Leo: 135 V5.6 + 365 V5.7.** La cantidad de la v6 sigue por confirmar: este costeo usó 60 y el tablero dice 130.
+    - **Mezcla confirmada por Leo: 135 V5.6 + 365 V5.7 + 60 v6**, las mismas cantidades de este costeo.
     - **T47 resolvió los faltantes del piloto** con alternas con existencia en JLC ([revisión del pedido, §1](revision-pedido-26oct.md)). Para el volumen solo faltan L3 (MWSA0804S-2R2MT: 171) y el MCU (RCT6: 222; RET6: 2).
-    - **El BOM de la V5.x baja ≈ US$3.9 por tarjeta** con el STM32F411RCT6 (precio de JLC a 500 piezas). Si D-22-6 (FOTA) se aprueba, el volumen lleva RET6 y la diferencia queda en ≈ 0. Las cifras de abajo no se recalcularon.
+    - **El BOM de la V5.x baja ≈ US$3.9 por tarjeta** con el STM32F411RCT6 (precio de JLC a 500 piezas). Pero **D-22-6 (FOTA) se aprobó el 27-oct**: el volumen lleva RET6, así que el MCU cuesta lo que dice este costeo y la diferencia queda en ≈ 0. Las cifras de abajo no se recalcularon.
 
 !!! summary "En corto"
     - **A JLCPCB se le pagan ≈ US$36,060** por los tres pedidos, ya con envío UPS: V5.6 US$7,493 · V5.7 US$18,909 · v6 US$9,656.
diff --git a/02-Architecture-Software/2026-10-22_Drogheda_FOTA-por-4G_Factibilidad_ES_v1.0.md b/02-Architecture-Software/2026-10-22_Drogheda_FOTA-por-4G_Factibilidad_ES_v1.0.md
index b2eed14..c66f5ea 100644
--- a/02-Architecture-Software/2026-10-22_Drogheda_FOTA-por-4G_Factibilidad_ES_v1.0.md
+++ b/02-Architecture-Software/2026-10-22_Drogheda_FOTA-por-4G_Factibilidad_ES_v1.0.md
@@ -8,8 +8,8 @@ date: 2026-10-22
 !!! warning "Designadores de antes del 22-oct (T43)"
     Este documento conserva los designadores que tenía la tarjeta en su fecha. Desde el 22-oct (T43) la V5.6, la V5.7 y la v6 traen otros, y varios nombres viejos ahora son otra pieza: en la V5.6 y la V5.7 el LTC4040 es U14 (antes U6); en la v6, U6 es el módem y el LTC4040 es U17. Para leerlo contra la tarjeta de hoy, usa la [tabla viejo → nuevo](designadores-t43-22oct.md#8-tablas-viejo-nuevo); lo que ya no existía el 22-oct no está en la tabla.
 
-!!! info "27-oct: el piloto de V5.6/V5.7 lleva STM32F411RCT6 (T47)"
-    Para pedir el piloto sin esperar consignas, T47 cambió el MCU de las V5.6/V5.7 al **STM32F411RCT6 (256 KB)**. El mapa A/B del §5 necesita 512 KB y **no cabe en el RCT6**. Si se aprueba D-22-6, las 135 + 365 llevan **RET6** (≈ US$3.90 más por tarjeta, con pre-orden: JLC tiene 2). Mientras, F1 (bootloader) se prueba en una V5.5 o V4 de banco, que traen RET6, y F2 (receptor) en una V5.5 con el cable provisional a PC7 (§11).
+!!! success "27-oct, 13:06: Leo aprobó D-22-6 (FOTA sí, con prioridad). El piloto de V5.6/V5.7 lleva STM32F411RCT6 (T47)"
+    Para pedir el piloto sin esperar consignas, T47 cambió el MCU de las V5.6/V5.7 al **STM32F411RCT6 (256 KB)**. El mapa A/B del §5 necesita 512 KB y **no cabe en el RCT6**. Con D-22-6 aprobada, las 135 + 365 llevan **RET6** (≈ US$3.90 más por tarjeta, con pre-orden: JLC tiene 2). F1 (bootloader) se prueba en una V5.5 o V4 de banco, que traen RET6, y F2 (receptor) en una V5.5 con el cable provisional a PC7 (§11). Para probar FOTA en la tarjeta real, **1 V5.6 y 1 V5.7 del piloto se retrabajan con RET6** (U3, LQFP-64), y ahí corre la matriz F4. Siguen abiertas las 4 preguntas del §9.
 
 **22-oct-2026 · Claude, a pedido de Leo · v1.0.** Pregunta: ¿qué hace falta para mandar actualizaciones de
 firmware por el módem 4G, y se puede en todas las versiones de la tarjeta?
@@ -218,7 +218,7 @@ Son ≈ 3 semanas de calendario con dos personas en paralelo. **No entra en el 0
 moverlo. Sí alcanza para las 108 / 322: tienen NO-GO hasta que el piloto pase el banco, esperan el pago, y su
 imagen de fábrica se graba al ensamblar.
 
-**D-22-6 (propuesta; decide Leo).** (1) La imagen de fábrica de las 108 V5.6, las 322 V5.7 y las 130 v6 lleva
+**D-22-6 (aprobada por Leo el 27-oct, con prioridad; las cifras de abajo son las del 22-oct: el volumen ahora es de 135 V5.6, 365 V5.7 y 60 v6).** (1) La imagen de fábrica de las 108 V5.6, las 322 V5.7 y las 130 v6 lleva
 bootloader A/B firmado y receptor FOTA, y no se graban sin que F4 pase en banco. (2) En V5.6/V5.7 el transporte
 es el caster de Helgen con inyección; en la v6, HTTPS dentro de FW-3. (3) V3, V4 y V5.5 se quedan con
 actualización por USB en visita; el experimento F0-d decide si vale la pena más.
diff --git a/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.6_ES_v1.0.md b/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.6_ES_v1.0.md
index 7ea17fd..87e8fb0 100644
--- a/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.6_ES_v1.0.md
+++ b/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.6_ES_v1.0.md
@@ -24,7 +24,7 @@ audience: "Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adrian
 
     | Ref | Antes | Ahora (LCSC) | Qué cambia |
     |---|---|---|---|
-    | U3 | STM32F411RET6 (512 KB) | **STM32F411RCT6** (256 KB, C222222) | Mismo pinout. 0.7.0-pre se compila para `GENERIC_F411RCTX`; con FOTA (D-22-6), el volumen lleva RET6 |
+    | U3 | STM32F411RET6 (512 KB) | **STM32F411RCT6** (256 KB, C222222) | Mismo pinout. 0.7.0-pre se compila para `GENERIC_F411RCTX`. D-22-6 (FOTA) se aprobó el 27-oct: el volumen lleva RET6 |
     | U13 | AP64350SP-13 | **AP64352QSP-13** (C5248547) | El pin 6 pasa de COMP a arranque suave: R67 + C61 (10 nF) dan ≈ 2 ms. Compensación interna. Se revisa en banco |
     | U1 | SC7A20TR | **LIS2DH12TR** (C110926) | WHO_AM_I = 0x33; misma dirección 0x18 |
     | Q7 | AO4406A de AOS (C35349) | AO4406A de UMW (C2944312) | — |
@@ -818,7 +818,7 @@ De la [auditoría final del 22-oct](auditoria-final-22oct.md), en la numeración
 | # | Qué | Recomendación | Quién |
 |---|---|---|---|
 | ~~D-22-9~~ | Tamaño de los designadores de la serigrafía (eran de 0.5 mm con trazo de 0.1 mm; JLC pide 0.8/0.15 como mínimo) | **Decidida el 23-oct: (b).** T44 aplicado y paquete Rev6 regenerado ([T44, §6](v6-t44-serigrafia.md#6-v56-v57)) | Leo |
-| D-22-6 | FOTA: la imagen de fábrica de las 108 lleva el cargador de arranque y el receptor de FOTA, y no se graba hasta que pase la matriz de banco de FOTA | aprobar; FOTA queda fuera de 0.7.0 ([factibilidad](fota-4g-factibilidad.md)) | Leo |
+| ~~D-22-6~~ | FOTA: la imagen de fábrica del volumen lleva el cargador de arranque y el receptor de FOTA, y no se graba hasta que pase la matriz de banco de FOTA | **Decidida el 27-oct: sí, con prioridad.** El volumen lleva STM32F411RET6; FOTA queda fuera de 0.7.0 ([factibilidad](fota-4g-factibilidad.md)) | Leo |
 
 ### 13.4 Firmware
 
@@ -832,7 +832,7 @@ De la [auditoría final del 22-oct](auditoria-final-22oct.md), en la numeración
 | F-4 | Ethernet de campo configurable | 2 días |
 | F-5 … F-8 | LIS2DH12 (desde T47), vigilancia del módem (LED + RTCM), modo B con el módem vivo, recuperación módem → etapa → NMEA → módem | 2 días |
 
-**FOTA por 4G** es posible en la V5.6 sin tocar el cobre: el caster intercala tramas RTCM propietarias que el MCU recoge en PC7, y la respuesta sube en `$PHLG` ([factibilidad](fota-4g-factibilidad.md)). **Con el STM32F411RCT6 del piloto (256 KB, T47) el mapa A/B no cabe:** si se aprueba D-22-6, el volumen lleva RET6.
+**FOTA por 4G** es posible en la V5.6 sin tocar el cobre: el caster intercala tramas RTCM propietarias que el MCU recoge en PC7, y la respuesta sube en `$PHLG` ([factibilidad](fota-4g-factibilidad.md)). **Con el STM32F411RCT6 del piloto (256 KB, T47) el mapa A/B no cabe:** D-22-6 se aprobó el 27-oct, así que el volumen lleva RET6, y 2 tarjetas del piloto se retrabajan con RET6 para probar FOTA.
 
 ### 13.5 Riesgos
 
diff --git a/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.7_ES_v1.0.md b/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.7_ES_v1.0.md
index 071cad7..a36574d 100644
--- a/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.7_ES_v1.0.md
+++ b/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.7_ES_v1.0.md
@@ -24,7 +24,7 @@ audience: "Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adrian
 
     | Ref | Antes | Ahora (LCSC) | Qué cambia |
     |---|---|---|---|
-    | U3 | STM32F411RET6 (512 KB) | **STM32F411RCT6** (256 KB, C222222) | Mismo pinout. 0.7.0-pre se compila para `GENERIC_F411RCTX`; con FOTA (D-22-6), el volumen lleva RET6 |
+    | U3 | STM32F411RET6 (512 KB) | **STM32F411RCT6** (256 KB, C222222) | Mismo pinout. 0.7.0-pre se compila para `GENERIC_F411RCTX`. D-22-6 (FOTA) se aprobó el 27-oct: el volumen lleva RET6 |
     | U13 | AP64350SP-13 | **AP64352QSP-13** (C5248547) | El pin 6 pasa de COMP a arranque suave: R67 + C61 (10 nF) dan ≈ 2 ms. Compensación interna. Se revisa en banco |
     | U1 | SC7A20TR | **LIS2DH12TR** (C110926) | WHO_AM_I = 0x33; misma dirección 0x18 |
     | Q7 | AO4406A de AOS (C35349) | AO4406A de UMW (C2944312) | — |
@@ -806,7 +806,7 @@ E-11 (la 2.ª vía de `/SYS5V` hacia el LDO y U9) quedó cerrado con T42a.
 |---|---|---|---|
 | ~~D-22-9~~ | Tamaño de los designadores de la serigrafía (eran de 0.5 mm con trazo de 0.1 mm; JLC pide 0.8/0.15 como mínimo) | **Decidida el 23-oct: (b).** T44 aplicado y paquete Rev7 regenerado ([T44, §6](v6-t44-serigrafia.md#6-v56-v57)) | Leo |
 | D-21-2 | Lazo de entrada de U15: ≈ 56 mm² entre centros de pad; de eso, ≈ 40 mm² son U15 → D21, porque VIN y SW quedan en lados opuestos del HSOP-8. Rotar C76/C79 lo baja a ≈ 46; bajar de 30 pide mover D21. In1 es GND sólido bajo toda la etapa | mantenerlo y medir en el banco a 9, 24 y 32 V con 2.5 A ([pasada 6, §6](v56-v57-auditoria-21oct.md)) | Leo |
-| D-22-6 | FOTA: la imagen de fábrica de las 322 lleva el cargador de arranque y el receptor de FOTA, y no se graba hasta que pase la matriz de banco de FOTA | aprobar; FOTA queda fuera de 0.7.0 ([factibilidad](fota-4g-factibilidad.md)) | Leo |
+| ~~D-22-6~~ | FOTA: la imagen de fábrica del volumen lleva el cargador de arranque y el receptor de FOTA, y no se graba hasta que pase la matriz de banco de FOTA | **Decidida el 27-oct: sí, con prioridad.** El volumen lleva STM32F411RET6; FOTA queda fuera de 0.7.0 ([factibilidad](fota-4g-factibilidad.md)) | Leo |
 
 ### 13.4 Firmware
 
@@ -820,7 +820,7 @@ E-11 (la 2.ª vía de `/SYS5V` hacia el LDO y U9) quedó cerrado con T42a.
 | F-4 | Ethernet de campo configurable | 2 días |
 | F-5 … F-8 | LIS2DH12 (desde T47), vigilancia del módem (LED + RTCM), modo B con el módem vivo, recuperación módem → etapa → NMEA → módem | 2 días |
 
-**FOTA por 4G** es posible en la V5.7 sin tocar el cobre, igual que en la V5.6: el caster intercala tramas RTCM propietarias que el MCU recoge en PC7, y la respuesta sube en `$PHLG` ([factibilidad](fota-4g-factibilidad.md)). **Con el STM32F411RCT6 del piloto (256 KB, T47) el mapa A/B no cabe:** si se aprueba D-22-6, el volumen lleva RET6.
+**FOTA por 4G** es posible en la V5.7 sin tocar el cobre, igual que en la V5.6: el caster intercala tramas RTCM propietarias que el MCU recoge en PC7, y la respuesta sube en `$PHLG` ([factibilidad](fota-4g-factibilidad.md)). **Con el STM32F411RCT6 del piloto (256 KB, T47) el mapa A/B no cabe:** D-22-6 se aprobó el 27-oct, así que el volumen lleva RET6, y 2 tarjetas del piloto se retrabajan con RET6 para probar FOTA.
 
 ### 13.5 Riesgos
 
diff --git a/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_v6_ES_v1.0.md b/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_v6_ES_v1.0.md
index 23e96ba..45b5d0a 100644
--- a/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_v6_ES_v1.0.md
+++ b/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_v6_ES_v1.0.md
@@ -5,7 +5,7 @@ project: Project Drogheda
 author: "Helgen Technologies (redacción: Claude; revisión: Leo)"
 date: 2026-10-22
 version: 1.2
-status: "ACTIVO — estado al 22-oct-2026, después de T44 (HBox_PCB bd27501) · 27-oct: T48 (una sola SIM) y T49 (sin sondas NTC externas) en el esquemático (3154018)"
+status: "ACTIVO — estado al 22-oct-2026, después de T44 (HBox_PCB bd27501) · 27-oct: T48 (una sola SIM), T49 (sin sondas NTC externas) y T41 (TVS de la SIM junto a J11) en el esquemático (15b956e)"
 audience: "Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM), equipo de firmware"
 ---
 
@@ -14,10 +14,12 @@ audience: "Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adrian
 !!! danger "Estado al 22-oct-2026, después de T44: la v6 todavía no se puede pedir"
     El esquemático está verificado (ERC sin errores) y el ruteo está completo, pero faltan los bloques B a H del layout del [plan de fines de semana](v6-plan-fines-de-semana.md), la decisión **D-22-4** (TVS de la SIM) y **el firmware de la v6, que todavía no existe**. Metas: **G1**, pedido del piloto de 20 el lun 2-nov; **G2**, lista para producción ≈ 22-nov, cuando las 20 pasen el banco. De los 8 bloqueantes de la auditoría del 16-oct ya están cerrados 4 (§13).
 
-!!! info "27-oct: T48 y T49 ya están en el esquemático; el PCB los recibe con Actualizar PCB (Michelle)"
+!!! info "27-oct: T48, T49 y T41 ya están en el esquemático; el PCB los recibe con Actualizar PCB (Michelle)"
     - **T48 (Leo, 27-oct: una sola SIM).** Salen la eSIM MFF2 (U13), sus cuatro 0 Ω de selección (R41, R63, R65 y R69) y las redes `/SIMA_*`. Ninguna se montaba. La v6 se queda con la **nano-SIM (4FF) J11**, JAE SF72S006VBDR2500 (LCSC C2977286). Commit `cb1a652`.
     - **T49 (decisión del 9-oct).** Salen las sondas NTC externas: J2 con R14, C9 y D4 (`/NTC_TEMP` → PB1), y J4 con R15, C28 y D6 (`/NTC2` → PC4). PB1 y PC4 quedan libres, con su marca de «sin conexión». Commit `3154018`.
-    - En el netlist solo cambian esas 13 piezas y esas redes. ERC: 0 errores.
+    - **T41 (Leo, 27-oct: D-22-4 = b).** Las TVS de la SIM, D18 (DATA), D20 (CLK) y D19 (RST), pasan de `/SIM_*` (lado del módem) a `/SIMB_*`, del lado de J11 y antes de las resistencias de 22 Ω. Commit `15b956e`.
+    - En el netlist solo cambian esas 13 piezas, esas redes y la red del pin 1 de D18–D20. ERC: 0 errores.
+    - **Cantidad (Leo, 27-oct): 60 v6 en el volumen**, después del piloto de 20.
     - Las tablas de este documento (pines, conectores, BOM) son del 22-oct y todavía muestran esas piezas. Michelle actualiza el PCB y borra el cobre suelto según sus [instrucciones del 27-oct](instrucciones-michelle-27oct.md).
 
 **Descargas:** [este documento en PDF](2026-10-22_Drogheda_Documento-de-Diseno_v6_ES_v1.0.pdf) · [esquemático completo en PDF](img/diseno-v6/hbox-watchdog-v6-esquematico.pdf) · [tabla de designadores viejo → nuevo (T43)](designadores-t43-22oct.md#8-tablas-viejo-nuevo)
@@ -812,7 +814,7 @@ Medidos en el cobre el 22-oct, con T40 ([estado de la v6, §2](v6-estado-21oct.m
 
 | # | Qué | Recomendación | Quién |
 |---|---|---|---|
-| **D-22-4** | TVS de la SIM: D18, D20 y D19 quedaron del lado del módem (T40), no junto a J11 como pide L-38 | (b) pasarlas a `/SIMB_*`, pegadas a J11, con su vía de GND (T41 o Michelle). Con una sola SIM (T48), (b) es lo natural | Leo |
+| ~~D-22-4~~ | TVS de la SIM: D18, D20 y D19 quedaron del lado del módem (T40), no junto a J11 como pide L-38 | **Decidida el 27-oct: (b).** T41 (`15b956e`) las pasó a `/SIMB_*` en el esquemático; Michelle las coloca pegadas a J11, con su vía de GND | Leo |
 | **D-v6-1** | Identificación de tarjeta (las V5.6/V5.7 ya también tienen SC7A20) | strap en PA9 (una resistencia a GND) que el firmware lee antes de manejar pines | Leo |
 | **D-v6-2** | Abrazadera del disipador del módem | sin barrenos; ≥ 30 vías de GND bajo U6; disipador adhesivo si la prueba térmica da > 70 °C | Leo |
 | **D-v6-3** | Huella de K1 (sin montar) | quitarla: libera ≈ 100 mm² al norte de U6 para la RF y elimina `/KCOIL` de In1 | Leo |
@@ -879,10 +881,11 @@ Designadores de T43 en todo el historial, aunque los mensajes de los commits use
 | 22-oct, 18:07 | T43: designadores en orden, sin huecos, conectores con J | `a08e49a` · [T43](designadores-t43-22oct.md) |
 | 22-oct, noche | T44: designadores a 0.8 mm con trazo de 0.15 mm, colocados por script | `bd27501` |
 | 27-oct, 11:19 | T48 (Leo: una sola SIM): fuera la eSIM U13, R41, R63, R65 y R69 del esquemático; se queda la nano-SIM J11 | `cb1a652` |
+| 27-oct, 13:09 | T41 (D-22-4 b): D18–D20 pasan a `/SIMB_*`, del lado de J11 | `15b956e` |
 | 27-oct, 11:37 | T49 (decisión del 9-oct): fuera las sondas NTC externas J2 y J4 con R14, C9, D4, R15, C28 y D6; PB1 y PC4 sin conexión | `3154018` |
 | 22-oct | Este documento, v1.0 | — |
 | 23-oct | Este documento, v1.1 (revisión independiente): columna «Renglones del BOM» con los números LCSC distintos (§11), hoja A1 en el §8 y encabezados de tabla legibles en el PDF | — |
-| 27-oct | Este documento, v1.2: avisos de T48 y T49 (una sola SIM, sin sondas NTC externas) y existencias de la pre-orden | — |
+| 27-oct | Este documento, v1.2: avisos de T48, T49 y T41 (una sola SIM, sin sondas NTC externas, TVS junto a J11), D-22-4 decidida, 60 v6 y existencias de la pre-orden | — |
 
 ## 15. Referencias
 
diff --git a/03-Architecture-Hardware/2026-10-26_Drogheda_Revision-Independiente-Pedido_V5.6-V5.7_ES_v1.0.md b/03-Architecture-Hardware/2026-10-26_Drogheda_Revision-Independiente-Pedido_V5.6-V5.7_ES_v1.0.md
index 0af50eb..c2aa738 100644
--- a/03-Architecture-Hardware/2026-10-26_Drogheda_Revision-Independiente-Pedido_V5.6-V5.7_ES_v1.0.md
+++ b/03-Architecture-Hardware/2026-10-26_Drogheda_Revision-Independiente-Pedido_V5.6-V5.7_ES_v1.0.md
@@ -35,7 +35,7 @@ audience: Leo (decide y paga), Aldair (paquete y pedido), Adriana (compras), Jes
 
     | Ref | Antes | Ahora (LCSC) | Existencia 27-oct | Qué cambia |
     |---|---|---|---:|---|
-    | U3 | STM32F411RET6 | **STM32F411RCT6** (C222222) | 222 | 256 KB en lugar de 512: 0.7.0-pre se compila para `GENERIC_F411RCTX` (A7). El mapa A/B de FOTA no cabe: con D-22-6, el volumen lleva RET6 |
+    | U3 | STM32F411RET6 | **STM32F411RCT6** (C222222) | 222 | 256 KB en lugar de 512: 0.7.0-pre se compila para `GENERIC_F411RCTX` (A7). El mapa A/B de FOTA no cabe: D-22-6 se aprobó el 27-oct, así que el volumen lleva RET6 |
     | U13 | AP64350SP-13 | **AP64352QSP-13** (C5248547) | 3 998 | **No es pin a pin en el pin 6:** pasa de COMP a arranque suave (SS, 4 µA). Con R67 9.1 k + C61 10 nF quedan ≈ 2 ms; C67 68 pF en paralelo no estorba. Compensación interna; mismo RT (R63 200 k → 500 kHz) y la misma referencia de 0.8 V |
     | U1 | SC7A20TR | **LIS2DH12TR** (C110926) | 59 815 | WHO_AM_I = 0x33; misma dirección 0x18 |
     | Q7 | AO4406A de AOS (C35349) | AO4406A de UMW (C2944312) | 29 008 | — |
diff --git a/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Leo_Piloto-y-Decisiones_ES.md b/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Leo_Piloto-y-Decisiones_ES.md
index 3508aa8..96ad399 100644
--- a/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Leo_Piloto-y-Decisiones_ES.md
+++ b/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Leo_Piloto-y-Decisiones_ES.md
@@ -4,8 +4,8 @@ tags: [project-drogheda, hardware, hbox, v5.6, v5.7, v6, piloto, jlcpcb, sim, de
 project: Project Drogheda
 author: "Helgen Technologies (redacción: Claude)"
 date: 2026-10-27
-version: 1.0
-status: "ACTIVO — al 27-oct-2026, 12:00: T46, T47, T48 y T49 en HBox_PCB (3154018); tablero con el lote 2026-10-27_piloto-listo-una-sim"
+version: 1.1
+status: "ACTIVO — 27-oct-2026, 13:30: T46, T47, T48, T49 y T41 en HBox_PCB (15b956e). Leo decidió a las 13:06 D-26-1 (a), D-22-4 (b), FOTA sí y 60 v6. Lotes 2026-10-27_piloto-listo-una-sim y 2026-10-27_decisiones-leo-1306"
 audience: "Leo (decide y paga), Aldair (pedido), Adriana (compras)"
 ---
 
@@ -13,7 +13,15 @@ audience: "Leo (decide y paga), Aldair (pedido), Adriana (compras)"
 
 **Lo que pediste a las 11:00:** resolver las piezas del piloto de la forma más fácil y rápida, dejar la v6 con una sola SIM, cargar la mezcla 135/365, quitar las tarjetas que bloqueaban el piloto, revisar el tablero e instrucciones al día para ti y para Michelle. Todo está hecho, salvo lo que solo tú puedes decidir o pagar.
 
-!!! success "En corto"
+!!! success "27-oct, 13:06: decidiste las cuatro"
+    - **D-26-1 = (a).** Lo tomé de tu «ok let's go» con la recomendación. G1 sigue el lunes 2-nov. El martes, Michelle sube Actualizar PCB y Claude corre **T45** sobre ese commit. Si querías (b), dilo y se recorren las fechas.
+    - **D-22-4 = (b), ya hecho con T41** (`15b956e`): D18–D20 pasan a `/SIMB_*` en el esquemático. Michelle las coloca junto a J11 en el mismo Actualizar PCB.
+    - **D-22-6 (FOTA) = sí, con prioridad.** El volumen (135/365) lleva **STM32F411RET6**. El piloto se queda con RCT6 para no atrasarlo, y **2 tarjetas del piloto (1 V5.6 y 1 V5.7) se retrabajan con RET6** para probar FOTA en la tarjeta real. F1 (bootloader) empieza el 30-oct, en cuanto salga 0.7.0-pre.
+    - **v6: 60** en el volumen, después del piloto de 20.
+    - **Te falta contestar** las 4 preguntas de FOTA ([factibilidad, §9](fota-4g-factibilidad.md#9-esfuerzo-orden-y-decision)): qué software corre el caster de HelgenSRV, si va un usuario NTRIP por unidad, quién guarda la llave de firma y dónde, y cuánto siguen en campo las V4 y V5.5.
+    - **Ojo con F3** (caster con inyección): el tablero la tenía en Hecho desde el 23-oct (la movió Gibran), pero en htracker no hay ningún commit de FOTA. La reabrí; si el inyector ya existe en otro lado, que Gibran diga dónde.
+
+!!! success "En corto (12:00)"
     - **El piloto de 5 V5.6 + 5 V5.7 ya se puede pedir.** Los paquetes del repositorio traen T46 (CPL corregido) y T47 (BOM sin faltantes en JLC). **No hay que consignar nada.** Pasos en el §2.
     - **La v6 se queda con una sola SIM: nano-SIM (4FF) en J11.** T48 quitó la eSIM del esquemático. De paso, T49 quitó las sondas NTC externas J2 y J4 (decisión del 9-oct). Michelle actualiza el PCB mañana temprano.
     - **Volumen: 135 V5.6 + 365 V5.7**, ya en el tablero. Falta la cantidad de la v6: el tablero dice 130 y el costeo del 26-oct usó 60.
@@ -23,13 +31,13 @@ audience: "Leo (decide y paga), Aldair (pedido), Adriana (compras)"
 
 | # | Qué decides | Recomendación de Claude | Qué pasa con tu «sí» | Vence |
 |---|---|---|---|---|
-| **D-26-1** | Cómo llega la v6 a G1 (pedido del piloto de 20, lunes 2-nov) | **(a)**: Claude hace por script (T45) el regreso de `/VEH5V` con la toma Kelvin, la RF LTE en F.Cu con su cerca de vías, las vías de los EP de U4 y U7 y la limpieza. Michelle termina el bloque B y sigue con C, D y E | Con (a), Claude corre T45 en una copia, la revisa y la aplica en cuanto Michelle suba lo de mañana (§1 de sus instrucciones). Con (b), G1 pasa al lunes 9-nov y el tablero recorre sus fechas una semana | **hoy** |
-| **D-22-4** | TVS de la SIM de la v6: (a) se quedan del lado del módem, (b) van junto a J11 | **(b).** Con una sola SIM ya nada justifica dejarlas lejos: hoy una descarga en el zócalo recorre 27–41 mm de pista y una resistencia de 22 Ω antes de llegar a la TVS | Claude pasa D18–D20 a `/SIMB_*` en el esquemático. Michelle las pone junto a J11, en el espacio que dejó T48 | 24-oct |
-| **D-22-6** | FOTA por 4G en la imagen de fábrica ([factibilidad](fota-4g-factibilidad.md)) | Aprobarla, sabiendo lo que cuesta: **el volumen tendría que llevar STM32F411RET6** (512 KB), porque el mapa A/B no cabe en el RCT6 del piloto (256 KB). Al precio de JLC de hoy son ≈ US$3.90 más por tarjeta (≈ US$1 950 en las 500) | Claude sigue con F1 (bootloader) en una V5.5 o V4 de banco, que traen RET6. Faltan tus respuestas a las 4 preguntas del §9 de la factibilidad | 24-oct |
-| v6 | Cuántas v6 van en el volumen | Confirmar **130 o 60** | Se corrigen el tablero, el plan y la cotización de Aldair | — |
+| **D-26-1** | Cómo llega la v6 a G1 (pedido del piloto de 20, lunes 2-nov) | **(a)**: Claude hace por script (T45) el regreso de `/VEH5V` con la toma Kelvin, la RF LTE en F.Cu con su cerca de vías, las vías de los EP de U4 y U7 y la limpieza. Michelle termina el bloque B y sigue con C, D y E | Con (a), Claude corre T45 en una copia, la revisa y la aplica en cuanto Michelle suba lo de mañana (§1 de sus instrucciones). Con (b), G1 pasa al lunes 9-nov y el tablero recorre sus fechas una semana | ✅ **(a)**, 27-oct |
+| **D-22-4** | TVS de la SIM de la v6: (a) se quedan del lado del módem, (b) van junto a J11 | **(b).** Con una sola SIM ya nada justifica dejarlas lejos: hoy una descarga en el zócalo recorre 27–41 mm de pista y una resistencia de 22 Ω antes de llegar a la TVS | Claude pasa D18–D20 a `/SIMB_*` en el esquemático. Michelle las pone junto a J11, en el espacio que dejó T48 | ✅ **(b)**, 27-oct: T41 |
+| **D-22-6** | FOTA por 4G en la imagen de fábrica ([factibilidad](fota-4g-factibilidad.md)) | Aprobarla, sabiendo lo que cuesta: **el volumen tendría que llevar STM32F411RET6** (512 KB), porque el mapa A/B no cabe en el RCT6 del piloto (256 KB). Al precio de JLC de hoy son ≈ US$3.90 más por tarjeta (≈ US$1 950 en las 500) | Claude sigue con F1 (bootloader) en una V5.5 o V4 de banco, que traen RET6. Faltan tus respuestas a las 4 preguntas del §9 de la factibilidad | ✅ **sí**, 27-oct |
+| v6 | Cuántas v6 van en el volumen | Confirmar **130 o 60** | Se corrigen el tablero, el plan y la cotización de Aldair | ✅ **60**, 27-oct |
 | D-21-2 | C76/C79 de la V5.7 se quedan como están | Los paquetes del piloto ya las llevan así | Se cierra sola al pedir | 22-oct |
 
-**Con FOTA o sin ella, el MCU del volumen hay que pre-ordenarlo:** JLC tenía hoy a las 11:50 222 RCT6 y 2 RET6, y hacen falta ≈ 515. La otra pieza corta para el volumen es L3 (MWSA0804S-2R2MT): hay 171. Las dos se piden por Global Sourcing en paralelo al piloto, como dice la [revisión del pedido, B3](revision-pedido-26oct.md#5-antes-de-pagar-el-volumen-b1-a-b7).
+**Con FOTA aprobada, el MCU del volumen es el RET6 y hay que pre-ordenarlo:** JLC tenía hoy a las 11:50 solo 2 RET6 (y 222 RCT6), y hacen falta ≈ 515. La otra pieza corta para el volumen es L3 (MWSA0804S-2R2MT): hay 171. Las dos se piden por Global Sourcing en paralelo al piloto, como dice la [revisión del pedido, B3](revision-pedido-26oct.md#5-antes-de-pagar-el-volumen-b1-a-b7).
 
 ## 2. Pedir el piloto, con Aldair (≈ 1 h)
 
@@ -88,6 +96,7 @@ Unas horas después de pagar, JLC manda las imágenes de producción para que la
 | **T47** | V5.6, V5.7 | BOM sin faltantes en JLC (ver la tabla de abajo). Mismo Gerber y mismo CPL | `bdda3fd` |
 | **T48** | v6 | Una sola SIM: sale la eSIM (U13, R41, R63, R65, R69) | `cb1a652` |
 | **T49** | v6 | Salen las sondas NTC externas J2 y J4, con R14, C9, D4, R15, C28 y D6. PB1 y PC4 quedan libres | `3154018` |
+| **T41** | v6 | D-22-4 (b): D18–D20 pasan a `/SIMB_*`, del lado de J11. Solo cambian 3 etiquetas; ERC igual | `15b956e` |
 
 **T47, pieza por pieza** (misma huella y misma rotación, comprobadas contra la huella de JLC):
 
@@ -118,7 +127,9 @@ Unas horas después de pagar, JLC manda las imágenes de producción para que la
 | Procedimiento de banco del piloto con 0.7.0 y formularios en la numeración de T43 | Claude y Jesús | 29-oct |
 | Mirar una V5.5 armada: muesca de los JST, pin 1 de U6 y franja de los electrolíticos (A8) | Jesús | 28-oct |
 | FOTA 0: pruebas rápidas de banco y equipo (ST-Link con pinzas, relé de 24 V) | Jesús y Claude | 30-oct |
-| v6: Actualizar PCB (T48 + T49), regreso de `/VEH5V`, bloques A–E y fin de semana F–H ([instrucciones](instrucciones-michelle-27oct.md)) | Michelle | 28-oct a 1-nov |
+| v6: Actualizar PCB (T48 + T49 + T41), bloques A–E y fin de semana F–H ([instrucciones](instrucciones-michelle-27oct.md)) | Michelle | 28-oct a 1-nov |
+| **T45** sobre el commit de Michelle del martes: regreso de `/VEH5V` con toma Kelvin, RF LTE en F.Cu, vías de los EP de U4 y U7 y limpieza | Claude | 28-oct |
+| **FOTA, con prioridad:** F0 (pruebas de banco con una V4/V5.5), F1 (bootloader) desde el 30-oct, F2 (receptor) y F4 (matriz). Comprar 4 RET6 de distribuidor y retrabajar 2 tarjetas del piloto | Claude, Jesús, Adriana | 30-oct a 20-nov |
 
 **Vencidas que quedan a tu nombre** (fuera de las del §1):
 
@@ -140,4 +151,13 @@ Lote `2026-10-27_piloto-listo-una-sim`, autor Claude:
     - Claude: `t-v6-t29` (T29a y T29b, 31-oct y 1-nov) y `t-v6-g1-paquete` (re-auditoría final y paquete de la v6, 1-nov).
 - Todas las fechas de la v6 suponen (a) en D-26-1. Con (b), se recorren una semana.
 
+Lote `2026-10-27_decisiones-leo-1306` (13:30), con tus decisiones:
+
+- D-26-1, D-22-4 y D-22-6 pasan a **Hecho**, cada una con lo que decidiste.
+- `t-v6-t45` nueva (Claude, 28-oct). El regreso de `/VEH5V` y la limpieza pasan de Michelle a Claude.
+- 60 v6 en los títulos de la cotización de Aldair y del plan de producción.
+- La pre-orden del volumen ahora dice **STM32F411RET6 ×515**.
+- F1 queda sin bloqueo y F3 se reabrió.
+- `t-fota-ret6-retrabajo` nueva (Adriana y Jesús): 4 RET6 de distribuidor y U3 cambiado en 2 tarjetas del piloto.
+
 *Fuentes: [revisión independiente del pedido (26-oct)](revision-pedido-26oct.md) · [revisión de la v6 (26-oct)](v6-revision-26oct.md) · [plan de fines de semana de la v6](v6-plan-fines-de-semana.md) · [costeo del 26-oct](costeo-jlc-26oct.md) · existencias y precios de JLC leídos el 27-oct a las 11:16 · [JAE SF72S006VBDR2500 (Digi-Key)](https://www.digikey.com/en/products/detail/jae-electronics/SF72S006VBDR2500/6834082) · [4G NTRIP Master (ArduSimple)](https://ardusimple.com/product/4g-ntrip-master) · [hoja de datos del AP64352 (Diodes)](https://diodes.com/datasheet/download/AP64352.pdf).*
diff --git a/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Michelle_v6-Semana-27oct_ES.md b/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Michelle_v6-Semana-27oct_ES.md
index 083554b..4a218a6 100644
--- a/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Michelle_v6-Semana-27oct_ES.md
+++ b/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Michelle_v6-Semana-27oct_ES.md
@@ -1,11 +1,11 @@
 ---
-title: "Instrucciones para Michelle — v6, semana del 27-oct al 1-nov: Actualizar PCB (T48 + T49), regreso de /VEH5V y bloques A a H"
-tags: [project-drogheda, hardware, hbox, einarboard, v6, layout, pcb, michelle, t48, t49, sim]
+title: "Instrucciones para Michelle — v6, semana del 27-oct al 1-nov: Actualizar PCB (T48 + T49 + T41), T45 y bloques A a H"
+tags: [project-drogheda, hardware, hbox, einarboard, v6, layout, pcb, michelle, t41, t45, t48, t49, sim]
 project: Project Drogheda
 author: "Helgen Technologies (redacción: Claude; decide: Leo)"
 date: 2026-10-27
-version: 1.0
-status: "ACTIVO — v6 en HBox_PCB 3154018: esquemático con T48 y T49; el PCB es tu 9a6f250 del 26-oct. D-26-1 y D-22-4 por decidir (Leo)"
+version: 1.1
+status: "ACTIVO — v6 en HBox_PCB 15b956e: esquemático con T48, T49 y T41; el PCB es tu 9a6f250 del 26-oct. Leo decidió el 27-oct, 13:06: D-26-1 (a) y D-22-4 (b)"
 audience: "Michelle (layout de la v6), Leo"
 ---
 
@@ -18,12 +18,13 @@ Lo que cambió desde tu commit del lunes (`9a6f250`):
 - **Claude revisó tu trabajo del fin de semana** ([revisión del 26-oct](v6-revision-26oct.md)). El DRC dio 0 errores y en el bloque B hay buen avance. Hay una regresión (la toma VIN de R80) y faltan la mitad del bloque B, R112 y los bloques C, D y E. Cada pendiente ya está en el tablero con su fecha.
 - **T48 (Leo, 27-oct): una sola SIM.** La v6 se queda con la nano-SIM J11. Sale la eSIM: U13, R41, R63, R65 y R69, que de todos modos no se montaban.
 - **T49: salen las sondas NTC externas J2 y J4** (decisión del 9-oct), con R14, C9, D4, R15, C28 y D6.
-- T48 y T49 solo cambiaron el **esquemático**. El PCB lo actualizas tú (§1): salen 13 huellas y queda cobre suelto que hay que borrar.
+- **T41 (Leo, 27-oct: D-22-4 = b): las TVS de la SIM pasan al lado de J11.** D18, D20 y D19 dejan `/SIM_*` y quedan en `/SIMB_DATA`, `/SIMB_CLK` y `/SIMB_RST`.
+- T48, T49 y T41 solo cambiaron el **esquemático**. El PCB lo actualizas tú mañana temprano (§1).
 
-!!! warning "Lo que todavía decide Leo y te cambia la semana"
-    - **D-26-1** (vence hoy). Con **(a)**, Claude hace por script (T45) el regreso de `/VEH5V` con la toma Kelvin, la RF LTE con su cerca de vías, las vías de los EP de U4 y U7 y la limpieza; tú sigues con la colocación. Con **(b)**, G1 pasa al lunes 9-nov y todas tus fechas se recorren una semana.
-    - **D-22-4.** Si Leo elige (b), D18–D20 se pasan junto a J11, al espacio que deja T48 (§1.5).
-    - Leo te avisa en cuanto decida. Mientras tanto, empieza por el §1, que es igual en los dos casos.
+!!! success "Leo decidió (27-oct, 13:06): G1 sigue el lunes 2-nov, con T45 por script"
+    - **D-26-1 = (a).** En cuanto subas el §1, Claude corre **T45** sobre tu commit (≈ 2 h): el regreso de `/VEH5V` con la toma Kelvin de R80, la RF LTE en F.Cu con su cerca de vías, las vías de los EP de U4 y U7 y la limpieza del 26-oct. **Mientras corre T45 no abras la v6.** Leo te avisa con el hash para que hagas `git pull`.
+    - **D-22-4 = (b).** D18–D20 van junto a J11 (§1.4).
+    - Así, de tus pendientes salen el regreso de `/VEH5V` y la limpieza (los hace T45), y en los bloques C y E te queda solo la colocación.
 
 **Reglas de siempre:**
 
@@ -39,14 +40,14 @@ Lo que cambió desde tu commit del lunes (`9a6f250`):
 ```bash
 cd <tu copia de HBox_PCB>
 git status            # sin cambios sin subir; si hay, commit + push primero
-git pull --ff-only    # trae T48 y T49 (3154018)
+git pull --ff-only    # trae T48, T49 y T41 (15b956e)
 ```
 
 Abre la v6 en KiCad 10.
 
-## 1. Primero: Actualizar PCB con T48 + T49 (≈ 45 min) · pendiente `t-v6-una-sim`
+## 1. Martes 28, temprano: Actualizar PCB con T48 + T49 + T41 (≈ 1 h) · pendiente `t-v6-una-sim`
 
-![T48: lo que se borra junto a J11](img/2026-10-27_Drogheda_v6-T48-SIM-Actualizar-PCB_v1.0.png)
+![T48 + T41: lo que se borra junto a J11 y adónde van D18–D20](img/2026-10-27_Drogheda_v6-T48-SIM-Actualizar-PCB_v1.1.png)
 
 ![T49: lo que se borra donde estaban J2 y J4](img/2026-10-27_Drogheda_v6-T49-NTC-Actualizar-PCB_v1.0.png)
 
@@ -68,10 +69,13 @@ Mientras las redes todavía existen en el PCB, se pueden seleccionar completas.
 **Herramientas → Actualizar PCB desde el esquemático** (F8), con **«Eliminar huellas sin símbolo»** marcado. La lista de cambios debe traer solo esto:
 
 - salen **13 huellas**: U13, R41, R63, R65, R69, J2, J4, R14, C9, D4, R15, C28 y D6;
+- **D18.1, D19.1 y D20.1** cambian de red: de `/SIM_DATA`, `/SIM_RST` y `/SIM_CLK` a `/SIMB_DATA`, `/SIMB_RST` y `/SIMB_CLK` (T41);
 - U3.24 (PC4) y U3.27 (PB1) se quedan sin red. Es correcto: el esquemático ya les pone la marca de «sin conexión».
 
 Si aparece cualquier otra cosa (otra pieza, un valor o una huella cambiada), **cancela** y avísale a Leo. MH1–MH5 no salen, porque son piezas solo de la tarjeta.
 
+Justo después, el DRC va a marcar **cortos en D18, D19 y D20**: sus pads ya son `/SIMB_*` y las pistas que les llegan siguen en `/SIM_*`. Es esperado; se resuelve en el §1.4.
+
 ### 1.3 Después: los ramales que quedan colgando
 
 | Red | Qué se borra | Dónde |
@@ -80,56 +84,67 @@ Si aparece cualquier otra cosa (otra pieza, un valor o una huella cambiada), **c
 | `/SIM_RST` | 1 tramo de 1.2 mm | De (196.25, 62.75) a donde estaba R41.1 (197.43, 62.75) |
 | `/3V3` | 3 tramos a R14.1 y 1 a R15.1 | (114.25, 52.75) → (113.75, 53.25) → (113.75, 54.63) → (114.63, 55.50), y (119.44, 53.31) → (120.05, 53.93) |
 | GND | opcional: 4 tramos cortos junto a C9.2 y C28.2 | Caen en el relleno de GND. Bórralos si el DRC los marca |
-| `/SIM_CLK` y `/SIM_VDD` | **nada** | `/SIM_CLK` sigue llegando a R68 por la T de (190.50, 86.70). `/SIM_VDD` sigue llegando a R39 por el punto donde estaba R63.1 |
+| `/SIM_CLK` y `/SIM_VDD` | **nada** (fuera de lo del §1.4) | `/SIM_CLK` sigue llegando a R68 por la T de (190.50, 86.70). `/SIM_VDD` sigue llegando a R39 por el punto donde estaba R63.1 |
 
 **Por qué a mano.** En `/SIM_DATA`, KiCad solo ve sueltos los 3 primeros tramos del ramal (los va marcando uno por uno). El cuarto mide 0.008 mm y KiCad lo da por conectado con el siguiente. Así, «Limpiar pistas y vías» dejaría ≈ 7 mm de antena colgando de la línea de datos de la SIM, y el DRC ya no la marcaría.
 
-### 1.4 Cierre del §1
+### 1.4 T41: D18–D20 junto a J11
 
-- [ ] **B** (rellenar zonas) → DRC con «Rellenar zonas» y «Comprobar paridad»: 0 errores, 0 sin conectar. No debe quedar ningún aviso de «pista con un extremo sin conectar» en `/SIM_*`, `/3V3` ni GND de estas dos zonas.
+Hoy D18–D20 están junto al módem, en (179.4, 86.3–90.3). Muévelas al lado de J11, en **horizontal** (como están), con el **pin 1 sobre su pista `/SIMB_*`** y el **pin 2 a la pestaña SH (GND) de J11 o a la vía de GND más cercana**. Los lugares sugeridos (en azul claro en la primera figura) ya se revisaron contra los pads, pistas y vías de alrededor:
+
+| Pieza | Red del pin 1 | Centro sugerido | Pin 1 (sobre la pista) | Pin 2 (GND) |
+|---|---|---|---|---|
+| D19 (RST) | `/SIMB_RST` | (193.69, 65.3), pin 1 al este | (194.74, 65.3), en la pista vertical de R40 a J11.C2 | (192.64, 65.3), a 0.6 mm de la vía de GND de (192.4, 66.3) |
+| D18 (DATA) | `/SIMB_DATA` | (191.50, 80.2), pin 1 al oeste | (190.45, 80.2), en la pista vertical de R64 a J11 | (192.55, 80.2), junto a la pestaña SH de (192.54, 79.38) |
+| D20 (CLK) | `/SIMB_CLK` | (195.30, 80.4), pin 1 al oeste | (194.25, 80.4), en la pista vertical de R68 a J11 | (196.35, 80.4), a 1.2 mm de la pestaña SH de (196.96, 79.38) |
+
+Al moverlas queda cobre viejo junto al módem:
+
+- **`/SIM_DATA`:** borra el ramal que iba a D18.1. Son 3 tramos, ≈ 6.8 mm, de U6.31 (179.25, 84.0) por (179.20, 84.05) y (179.20, 89.05) a (180.45, 90.30). **El otro ramal que sale de U6.31, el que va a R64, se queda.**
+- **`/SIM_CLK`:** **recorta, no borres,** el tramo diagonal de (179.80, 87.65) a (180.45, 88.30). Debe terminar en la vía de (179.91, 87.76): por esa vía sigue la línea al zócalo. Si lo borras completo, `/SIM_CLK` queda abierta.
+- **`/SIM_RST`:** nada. La ruta pasaba por el pad de D19 y sigue unida en (180.45, 86.30).
+- Las tierras de los pads 2 viejos (x = 178.35): opcional, si el DRC las marca.
+
+### 1.5 Cierre del §1
+
+- [ ] **B** (rellenar zonas) → DRC con «Rellenar zonas» y «Comprobar paridad»: 0 errores, 0 sin conectar. No debe quedar ningún aviso de «pista con un extremo sin conectar» en `/SIM_*`, `/SIMB_*`, `/3V3` ni GND de estas zonas.
 - [ ] Commit y push:
 
 ```bash
-git commit -am "v6 T48+T49: Actualizar PCB (sin eSIM ni sondas NTC externas) y cobre suelto"
+git commit -am "v6 T48+T49+T41: Actualizar PCB (sin eSIM ni sondas NTC; TVS de la SIM junto a J11) y cobre suelto"
 git push
 ```
 
-- [ ] Avísale a Leo con el hash. Si D-26-1 quedó en (a), Claude corre T45 sobre ese commit (≈ 2 h) y te avisa para que hagas `git pull`. **Mientras tanto no abras la v6.**
+- [ ] Avísale a Leo con el hash: **Claude corre T45** sobre ese commit (≈ 2 h) y te avisa para que hagas `git pull`. **Mientras tanto no abras la v6.**
 
-### 1.5 El espacio que queda libre
+**Lo que queda libre:** junto a J11, el resto del espacio de U13 (≈ 7 × 11 mm de F.Cu, en verde en la figura). Donde estaban J2 y J4 (orilla norte, x ≈ 105–137) quedan libres los lugares de J2, J4, D4, D6, R14, C9, R15 y C28. Úsalos si te ayudan en los bloques D o H1, por ejemplo para sacar `/SW_IN` de In1.
 
-- **Junto a J11** (≈ 7 × 11 mm de F.Cu, al sur del zócalo; en verde en la primera figura). Si Leo elige (b) en D-22-4:
-    - Claude cambia el esquemático para que D18–D20 queden en `/SIMB_DATA`, `/SIMB_CLK` y `/SIMB_RST`, y tú haces Actualizar PCB otra vez (solo cambian las redes de esas tres piezas).
-    - Las tres van pegadas a los pines de J11, del lado del zócalo de las resistencias de 22 Ω (R64, R68 y R40), cada una con su vía de GND.
-    - Deja libre el lado por donde entra la tarjeta (revísalo en la vista 3D).
-- **Donde estaban J2 y J4** (orilla norte, x ≈ 105–137). Quedan libres los lugares de J2, J4, D4, D6, R14, C9, R15 y C28. Úsalos si te ayudan en los bloques D o H1, por ejemplo para sacar `/SW_IN` de In1.
+## 2. Después de T45 (martes 28 y miércoles 29): bloque B y R112
 
-## 2. Martes 28 y miércoles 29: regreso de /VEH5V, bloque B y R112
+**T45 (Claude) hace** el regreso de `/VEH5V` (L5.2 → R80.1 por F.Cu de ≥ 2 mm) con la toma VIN Kelvin desde R80.1, y la limpieza del 26-oct ([revisión, §3 y §4](v6-revision-26oct.md#3-la-regresion-la-toma-vin-de-r80)). Revisa lo que dejó en esa zona antes de mover piezas de ahí; si algo te estorba, avísale a Claude en lugar de deshacerlo.
 
 | Pendiente | Qué | Listo cuando | Vence |
 |---|---|---|---|
-| `t-v6-kelvin-vin-r80` | `/VEH5V` de L5.2 a R80.1 directo por F.Cu de ≥ 2 mm, sin In2 ni C76 en medio. La toma VIN de U17.6 va como pista propia de 0.25–0.3 mm que sale de R80.1 **por el lado de adentro** y pasa por C86/C87 ([revisión, §3](v6-revision-26oct.md#3-la-regresion-la-toma-vin-de-r80)) | Prueba de Kelvin: ninguna rama con carga se une al camino R80 → U17 fuera del pad | 28-oct · **con (a), lo hace T45** |
-| `t-v6-limpieza-26oct` | Vías sueltas: `/24V` en (138.56, 107.74) y (138.56, 94.99), `/BAT_PLUS` en (193.6, 103.09). Pistas sueltas: `/3V3` en (60.97, 129.62), `/GNSS_RTK_STAT` en (72.6, 136.7) y `/PFI` en (185.34, 112.87) | El DRC ya no las marca | 28-oct · **con (a), lo hace T45** |
 | `t-v6-b-main5v-vsys` | `/MAIN5V` de Q7.5–8 a U17.1/24 como polígono de ≥ 2 mm en F.Cu, fuera de In1 e In2. C77–C81 a ≤ 2 mm de U17.1/24, con su tierra sobre el cobre del EP | Sin `/MAIN5V` en capas internas cerca de U17 y sin avisos de ancho en `/MAIN5V` | 29-oct |
 | `t-v6-b-bstfb-igate` | R85/R86 a ≤ 3 mm de U17.18. `/VFB_BST` e `/IGATE` solo en F.Cu | `/IGATE` ≤ 8 mm | 29-oct |
 | `t-v6-b-bateria` | L4 a ≤ 5 mm de U17.21/22. `/SW_BAT` como polígono de ≥ 2 mm. `/BAT_PLUS` de ≥ 1.5 mm, con la toma BAT (U17.23) aparte. In1 e In2 libres a 5 mm de U17 y de L4 | Sin avisos de ancho en `/SW_BAT` ni en `/BAT_PLUS` | 29-oct |
 | `t-v6-a-r112` | R112 a ≤ 3 mm de J19.3 (hoy 4.7), solo en F.Cu. El tramo largo después de R112 (`/IGN_SENSE`) puede seguir por In2 | — | 29-oct |
 
-Commits: `v6 bloque B: …` y `v6 bloque A: R112`.
+Commits: `v6 bloque B: …` y `v6 bloque A: R112`. **No muevas L5, R80 ni la toma VIN** sin avisar: la prueba de Kelvin de T45 depende de cómo queden.
 
 ## 3. Jueves 30 y viernes 31: bloques C, D y E
 
-Están en el [plan de fines de semana, §4](v6-plan-fines-de-semana.md#4-domingo-25-bloques-c-d-y-e-modem-gnss-y-ethernet), sin cambios.
+Están en el [plan de fines de semana, §4](v6-plan-fines-de-semana.md#4-domingo-25-bloques-c-d-y-e-modem-gnss-y-ethernet). T45 ya trae la RF LTE y las vías de los EP; a ti te queda la colocación.
 
-| Pendiente | Qué | Vence |
+| Pendiente | Qué te toca | Vence |
 |---|---|---|
-| `t-v6-c-modem` | RF LTE solo en F.Cu: coplanar de 0.35/0.20 mm, cerca de vías a ≤ 3 mm y 2 vías de GND por pad de tierra de J8. EP de U4 con 6 vías. C44/C34 a ≤ 3 mm y C52 junto a U4.2. R28/R27 a ≤ 2 mm de U4.5. `/VBAT_MODEM` como polígono de ≥ 3 mm | 31-oct · **con (a), T45 hace la RF, su cerca y las vías del EP; a ti te queda la colocación** |
+| `t-v6-c-modem` | C44/C34 a ≤ 3 mm y C52 junto a U4.2. R28/R27 a ≤ 2 mm de U4.5, con el nodo FB corto. `/VBAT_MODEM` como polígono de ≥ 3 mm hasta los pines 55/56/57; C13 a ≤ 5 mm de esos pines y C4 a ≤ 3 mm de L1.2. TP5 a 2.54 mm de TP6. Las 6 vías del EP de U4 y el cuello de GND entre U4.1 y U4.2 ya los resuelve T45. **No toques la RF LTE ni su cerca de vías** (T45) | 31-oct |
 | `t-v6-d-gnss` | C70 a ≤ 2 mm de U25.1. `/ANT_BIAS` a ≥ 1 mm de la RF. `/SW_IN` y `/SW_5V` fuera de In1 (la opción del plan: F1 junto a Q11). TP9 junto a U18.49 | 31-oct |
-| `t-v6-e-eth` | U7: D12 a ≤ 2 mm del pin 1, L2 a ≤ 5 mm, `/ETH_FB` de ≤ 5 mm en F.Cu y 6 vías en el EP | 31-oct · **con (a), T45 pone las vías del EP** |
+| `t-v6-e-eth` | U7: D12 a ≤ 2 mm del pin 1, L2 a ≤ 5 mm y `/ETH_FB` de ≤ 5 mm en F.Cu. Las 6 vías del EP ya las pone T45 | 31-oct |
 
 Cierre (plan §4.4): DRC con 0 errores y 0 sin conectar; `/RF_LTE` y `/RF_ANT_LTE` solo en F.Cu, sin vías y con In1 sólido debajo; EP de U4 y de U7 con 6 vías cada uno; J8 y J13 con 2 vías por pad de tierra. Commit: `v6 bloques C + D + E`.
 
-## 4. Fin de semana 31-oct y 1-nov (con (b): 7 y 8-nov)
+## 4. Fin de semana 31-oct y 1-nov
 
 Del [plan, §6 y §7](v6-plan-fines-de-semana.md#6-sabado-31-bloques-f-g-y-h1-pares-puertos-in1-y-cristales):
 
@@ -137,10 +152,12 @@ Del [plan, §6 y §7](v6-plan-fines-de-semana.md#6-sabado-31-bloques-f-g-y-h1-pa
 - **Sábado** (`t-v6-fgh1`). Bloque F, pares diferenciales: Ethernet y USB del módem, juntos y solo en F.Cu. Bloque G, puertos serie: D23 a ≤ 5 mm de J15. Bloque H1: In1 con ≤ 3 islas y nada bajo RF, módulos, cristales ni pares; Y2 a ≤ 5 mm de PH0/PH1 y Y1 a ≤ 3 mm de U1.
 - **Domingo, 8:00.** Claude corre **T29b**, la costura de tierra.
 - **Domingo** (`t-v6-h2-puerta`). Bloque H2: nombres en cada conector (L-59), 3 fiduciales y la fila de pads de depuración (L-56). Luego la puerta L-48 del plan. Al final, cuando ya no se mueva nada, las exclusiones de margen del DRC (`t-v6-excluir-margen`).
-- **Domingo en la tarde.** Claude corre T43 y T44, hace la re-auditoría final y genera el paquete: **G1**.
+- **Domingo en la tarde.** Claude corre T43 y T44, hace la re-auditoría final y genera el paquete: **G1**, y el lunes 2-nov va el pedido del piloto de 20.
 
 ## 5. Si algo no cuadra
 
 Escríbele a Leo con el commit, el designador y la coordenada, y una captura. Si una regla de aquí choca con otra, avisa antes de decidir: puede ser un error de estas instrucciones.
 
-*Coordenadas y conteos sacados del PCB `9a6f250` y del esquemático `3154018`, con scripts que simulan lo que borra Actualizar PCB y buscan los extremos de pista sin conexión, igual que KiCad: extremo dentro de otra pista de la misma capa, de una vía, de un pad o del relleno de una zona de su red. Las figuras salen del mismo PCB.*
+*Coordenadas y conteos sacados del PCB `9a6f250` y del esquemático `15b956e`, con scripts que simulan lo que borra Actualizar PCB y buscan los extremos de pista sin conexión, igual que KiCad: extremo dentro de otra pista de la misma capa, de una vía, de un pad o del relleno de una zona de su red. Los lugares de D18–D20 se revisaron contra los pads, pistas y vías de alrededor. Las figuras salen del mismo PCB.*
+
+*v1.1 (27-oct, 13:30): decisiones de Leo de las 13:06 (D-26-1 a, D-22-4 b), T41 en el §1, T45 en vez del regreso de `/VEH5V` y la limpieza.*
diff --git a/03-Architecture-Hardware/img/2026-10-27_Drogheda_v6-T48-SIM-Actualizar-PCB_v1.1.png b/03-Architecture-Hardware/img/2026-10-27_Drogheda_v6-T48-SIM-Actualizar-PCB_v1.1.png
new file mode 100644
index 0000000..adb47f7
Binary files /dev/null and b/03-Architecture-Hardware/img/2026-10-27_Drogheda_v6-T48-SIM-Actualizar-PCB_v1.1.png differ
diff --git a/03-Architecture-Hardware/kicad b/03-Architecture-Hardware/kicad
index 3154018..15b956e 160000
--- a/03-Architecture-Hardware/kicad
+++ b/03-Architecture-Hardware/kicad
@@ -1 +1 @@
-Subproject commit 315401824df738f8ba34cddbd05033667e03eb5f
+Subproject commit 15b956eb22070a949aea8f7264da51b75c56eea4