Production audit V5.6/V5.7/v6 + pass 3 (sources, superseded banners, kicad and hbox-docs pointers)

Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>
Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx

03-Architecture-Hardware/2026-10-13_Drogheda_EinarBoard-V5.6_Audit-Michelle-Pass_NOT-READY_EN.md

@@ -1,5 +1,8 @@
 # EinarBoard HBOX V5.6 — Purchase-readiness audit of Michelle's pass (kicad `d71098d`, 13-Oct-2026)
 
+!!! warning "Superada el 16-oct"
+    Sustituida por la [auditoría de producción del 16-oct](auditoria-produccion-16oct.md) (V5.6, V5.7 y v6) y las correcciones de la [pasada 3](v56-v57-layout-pasada-3.md). Se conserva como histórico.
+
 **Verdict: NOT READY — one more layout pass.** Independent review agent (59 checks, files only: PCB d71098d vs b508a2c, schematic, KiCad XML netlist, kicad-cli DRC JSON). Cross-checked by Claude's own pad-level parity run (0 differences). Michelle's correction list (ES): `2026-10-13_Drogheda_Instrucciones-Michelle_V5.6-Pasada-2_ES.md`.
 
 ---

03-Architecture-Hardware/2026-10-13_Drogheda_Guia-Leo_V5.7-Layout-Fuente_ES.md

@@ -1,5 +1,8 @@
 # Guía para Leo — V5.7: layout de la fuente a bordo mientras Michelle corrige V5.6 · 13-oct-2026
 
+!!! warning "Superada el 16-oct"
+    La fuente ya está colocada y ruteada (commit `a7c0116`, esquina superior derecha). Lo que falta en la V5.7 está en la [pasada 3, parte B](v56-v57-layout-pasada-3.md) y el porqué en la [auditoría del 16-oct](auditoria-produccion-16oct.md). Se conserva como histórico.
+
 **Reparto:** Michelle → V5.6 pasada 2 (`2026-10-13_Drogheda_Instrucciones-Michelle_V5.6-Pasada-2_ES.md`, rev. A). Leo → V5.7 (este documento) hasta dejar colocado y ruteado el bloque de la fuente. Después Michelle toma V5.7, replica ahí sus correcciones de la pasada 2 y cierra. Claude audita pad por pad antes del pedido.
 
 ## 0. Estado de los archivos (ya hecho por Claude, sin commit)

03-Architecture-Hardware/2026-10-13_Drogheda_Instrucciones-Michelle_V5.6-Pasada-2_ES.md

@@ -1,5 +1,8 @@
 # Instrucciones para Michelle — V5.6 pasada 2: correcciones antes del pedido · 13-oct-2026 (rev. A)
 
+!!! warning "Superada el 16-oct por la pasada 3"
+    Lo que quedó pendiente de esta pasada (tramo de `/BAT_PLUS` en In2, vías de `/MAIN5V`, `/SW3_NODE`, cobre suelto, cajetín y stackup) está en la [pasada 3 — V5.6 y V5.7](v56-v57-layout-pasada-3.md), junto con los barrenos de la V5.5 y el sensado de RS1. Esta página se conserva como histórico.
+
 Base: tu commit `d71098d` («changes in v5.6», 13-oct 11:22) en Gitea `Helgen-Services/HBox_PCB`, rama `main`. Lo revisamos pad por pad contra la netlist y con un segundo revisor independiente: **paridad 100 %, DRC 0 sin conectar, zonas rellenas, U26 bien conectado**. Eso está bien. Lo de abajo es lo que falta para poder pedir la tarjeta. Leo cierra KiCad antes de que empieces y no toca `hbox-watchdog-v5.*` hasta tu push.
 
 **Decisión de Leo: la fila de conectores se queda como la dejaste** (P4, P6, P8, P2, P11, P10 y F1, JP1, D1, D6, R3, Q2, Rled1, Rgs1, Rigb1, R112, TP6, TP7 no se mueven más). El hueco que quedó arriba a la derecha (x 170–195, y 42–72) se reserva para la fuente de la V5.7: **no pongas nada ahí**.

03-Architecture-Hardware/2026-10-14_Drogheda_V5.7_Colocacion-y-Ruteo_Michelle_ES.md

@@ -1,5 +1,8 @@
 # V5.7 — colocación hecha por Leo (13-oct) y lo que falta para cerrar el layout · 14-oct-2026
 
+!!! warning "Superada el 16-oct"
+    Después de esta guía la fuente se movió a la esquina superior derecha (commit `a7c0116`): las coordenadas de abajo ya no aplican. Lo que falta está en la [pasada 3, parte B](v56-v57-layout-pasada-3.md). Se conserva como histórico.
+
 Base: `hbox-watchdog-v57.kicad_pcb` commit `2984b31` («V 5.7 Power supply», 13-oct 18:02) sobre el PCB V5.6 de Michelle (`d71098d`). Esquemático V5.7 con ERC 0 (commit `32905bb`). DRC con paridad del 14-oct: **paridad limpia** (solo los PF* sin huella), 24 conexiones sin rutear (el bloque nuevo), y el resto de errores son fills viejos y restos del buck del ventilador.
 
 ## 1. Dónde quedó el bloque (y por qué está bien ahí)

03-Architecture-Hardware/2026-10-16_Drogheda_Auditoria-Produccion_V5.6-V5.7-v6_ES_v1.0.md

@@ -0,0 +1,330 @@
+---
+title: "Auditoría de producción — EinarBoard V5.6, V5.7 y v6 (16-oct-2026)"
+tags: [project-drogheda, hardware, hbox, einarboard, v5.6, v5.7, v6, auditoria, produccion, pedido]
+project: Project Drogheda
+author: Helgen Technologies (auditoría: Claude; revisión: Leo)
+date: 2026-10-16
+version: 1.0
+status: ACTIVO — sustituye a la auditoría del 13-oct (V5.6) y a la guía de colocación V5.7 del 14-oct
+audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM)
+---
+
+# Auditoría de producción — EinarBoard V5.6, V5.7 y v6 · 16-oct-2026
+
+**La pregunta (Leo, 16-oct 9:25):** las tres tarjetas están terminadas; ¿están listas para producción? Requisitos:
+
+1. Todas deben poder **apagarse o dormir 10 s estando en batería y regresar**.
+2. **V5.7 ya no usa la Mean Well SD-15B** (no hay entrada externa de 5 V): ¿qué rango de entrada tiene?
+3. **v6 sin ArduSimple ni 4G NTRIP Master**, con la misma funcionalidad.
+4. **Ethernet** funcionando; **RS-232 y RS-485** listos.
+5. **Acelerómetro** en todas.
+6. (9:29 y 9:31) V5.6 y V5.7 con los **barrenos de montaje y los del ArduSimple** iguales a la V5.5 de producción.
+
+**Archivos auditados** — los mismos que hoy están en la Mac (SHA-256 verificado):
+
+| Tarjeta | Proyecto KiCad | Commit | `.kicad_pcb` | `.kicad_sch` |
+|---|---|---|---|---|
+| V5.6 | `hbox-watchdog-v5` | `5a93232` | `fcb634dd…` | `fe8b50b8…` |
+| V5.7 | `hbox-watchdog-v57` | `a7c0116` | `a3898e6c…` | `7bc33328…` |
+| v6 | `hbox-watchdog-v6` | `61797b8` | `9e714ed9…` | `d58a89ba…` (el verificado del 28-sep) |
+| V5.5 (referencia) | `hbox-watchdog-v5` como se fabricó | `aed10f8` + Gerbers `HBOX_v5_PROD.zip` (21-ago) | | |
+
+!!! danger "Veredicto: ninguna de las tres se puede mandar a fabricar hoy"
+    - **V5.6 — cerca.** Falta una pasada corta de layout (≈ 1 día de Michelle): los 7 barrenos de la V5.5 y lo que choca con ellos, el sensado de RS1 (§4) y cinco detalles que quedaron de la pasada 2. Además, **ningún firmware la maneja todavía** (0.7.0 no existe; con 0.6.x su módem nunca enciende) y lo nuevo no se ha probado en una tarjeta real.
+    - **V5.7 — no lista.** Las correcciones de la pasada 2 de V5.6 **no se replicaron**: `/BAT_PLUS` volvió a ir por In1 a 0.5 mm (19 mm), `/MAIN5V`, `/SYS5V` y `/SW3_NODE` por capas internas. La fuente U25 no tiene vías en su pad térmico y su divisor de FB está a 22 mm del chip. Los barrenos chocan con `/24V`, I²C y LEDs. ≈ 2–3 días de layout, luego 5 prototipos (ECO §6).
+    - **v6 — la más lejos.** El PCB **nunca se actualizó** desde el esquemático final: 70 diferencias, entre ellas química del cargador en Li-ion con paquete LFP y el respaldo de batería sin su divisor de PFI. Y **no existe el firmware** que haga el trabajo del ArduSimple y del 4G NTRIP Master (cliente NTRIP, envío UDP, reconexión). ≈ 4 días de layout + firmware nuevo + homologación IFT.
+
+!!! warning "Hallazgo nuevo que también afecta a las V5.5 en campo"
+    El límite de corriente de entrada del LTC4040 quedó en **≈ 1 A en lugar de 2.5 A** (V5.5: ≈ 1 A en lugar de 3.1 A) por cómo está ruteado el sensado de RS1 (§4). No quema nada, pero **frena la carga**: con la unidad trabajando, a la batería le llegan ≈ 0.5 A en lugar de la corriente programada. Se corrige en el layout de V5.6/V5.7 y se puede confirmar hoy en una V5.5 con un multímetro (§4.3, 15 min).
+
+## 1. Tabla comparativa
+
+| | V5.5 (en campo, referencia) | V5.6 → 113 pzas | V5.7 → 327 pzas | v6 → 130 pzas + reemplazos |
+|---|---|---|---|---|
+| GNSS y 4G | simpleRTK2B Pro + 4G NTRIP Master en zócalos | igual | igual | ZED-F9P + A7670SA soldados |
+| Entrada de alimentación | 24 V → Mean Well SD-15B-05 externa → P2 (5 V) | igual | **fuente a bordo** U25 TPS54360B (5.32 V); sin P2 ni U2 | fuente a bordo (U25) |
+| Rango de entrada | 18–28 V | 18–28 V (SD-15B 18–36 V; U2 del ventilador 28 V máx.) | **9–32 V** (§5) | 9–32 V (mismo bloque) |
+| Respaldo y carga | LTC4040, carga 2.4 A programada (Li-ion) | LTC4040, LFP, carga 1.4 A | igual que V5.6 | igual en esquemático; **en el PCB: JP2 en Li-ion y R52 sin GND** |
+| Límite de entrada real (§4) | ≈ 1 A (diseño 3.1 A) | ≈ 1 A (diseño 2.5 A) | ≈ 1 A | por corregir (L-19) |
+| Corte de 10 s en batería (§9) | ❌ el módem no arranca en frío sobre el boost | ✅ diseño · ❌ firmware · ❌ banco | igual que V5.6 | ✅ esquemático · ❌ PCB · ❌ firmware |
+| Ethernet (W5500 + J10) | solo build de banco `-eth` | hardware igual al de V5.5 (+ pull-down de reset); J10.8 al aire, LED de actividad invertido; sin firmware de campo | igual | esquemático corregido; PCB no |
+| RS-485 / RS-232 | solo prueba de presencia de U10 | hardware con 3 defectos (§10); firmware 0 % | igual | esquemático corregido (U32, D39, R147); PCB no; firmware 0 % |
+| Acelerómetro | — | ✅ U26 SC7A20 (0x18, INT1 → PB9) | ✅ U26 (INT1 por In1 bajo el MCU) | ✅ U26 |
+| Barrenos de la V5.5 (3 de caja + 3 ArduSimple + 1 abrazadera) | 7 | ❌ 0 de 7 | ❌ 0 de 7 | ⚠ 2 de 3 de caja + 2 nuevos en esquinas; se borran con «Actualizar PCB» |
+| Corriente por capas internas | sí | casi limpio: 7.8 mm de `/BAT_PLUS` en In2 | ❌ como la V5.5 | ❌ (`/BAT_PLUS`, `/SW_BAT` 0.5 mm, RF LTE por In1) |
+| DRC con paridad | — | 0 errores · 0 sin conectar · paridad OK · 6 cobres sueltos | 0 · 0 · paridad OK · 1 vía suelta | 0 · 0 · **70 diferencias de paridad** · 147 avisos de ancho |
+| Firmware | 0.6.0 CAMPO · 0.6.3 banco | 0.7.0 (`board_v56.h`) **no existe** | el mismo 0.7.0 (mismos pines de MCU que V5.6) | 0.7.x (`board_v6.h` + NTRIP en el MCU) **no existe** |
+| **Veredicto** | — | **NO LISTA — cerca** | **NO LISTA** | **NO LISTA — lejos** |
+| Para quedar lista | — | Pasada 3 (≈ 1 día) + 0.7.0 + piloto de 5 en banco | Pasada 3 (≈ 2–3 días) + 0.7.0 + 5 prototipos | Actualizar PCB + L-1…L-67 (≈ 4 días) + barrenos + firmware NTRIP + IFT + piloto |
+
+Las correcciones de layout, con coordenadas, están en **[Pasada 3 para Michelle](v56-v57-layout-pasada-3.md)**.
+
+## 2. Los requisitos, uno por uno
+
+| Requisito | V5.6 | V5.7 | v6 |
+|---|---|---|---|
+| 1 · Corte de 10 s en batería y regreso | ⚠ El hardware lo permite (U7 AP64350 arranca desde 3.8 V; MODEM_EN, MODEM_RST, etapa por PA1, MCU vivo en batería). Falta el firmware 0.7.0 y probarlo (§9). | ⚠ Igual que V5.6. | ❌ Esquemático sí (U27, MODEM_PWR_EN, PWRKEY, ETH_PWR_EN); PCB y firmware no. |
+| 2 · Rango de entrada sin la Mean Well | — (usa la SD-15B: 18–28 V) | ✅ **9–32 V DC** con dos cambios recomendados (§5) | ✅ 9–32 V (mismo bloque; el PCB no está actualizado) |
+| 3 · v6 sin ArduSimple ni 4G NTRIP Master, misma funcionalidad | — | — | ❌ Hardware en esquemático; PCB desactualizado; el firmware que sustituye al 4G NTRIP Master no existe (§8.3) |
+| 4a · Ethernet | ⚠ Hardware funcional con 2 defectos menores; falta el modo de campo en firmware (§10) | ⚠ Igual | ⚠ Esquemático corregido; PCB con J10 cruzado |
+| 4b · RS-232 y RS-485 | ⚠ Hardware con 3 defectos (el RS-485 ocupa el bus después de cada reset); firmware 0 % | ⚠ Igual | ⚠ Esquemático corregido; PCB no; firmware 0 % |
+| 5 · Acelerómetro | ✅ Hardware; falta el driver | ✅ Hardware (INT1 por In1); falta el driver | ✅ Hardware; falta el driver |
+| 6 · Barrenos de la V5.5 | ❌ Faltan los 7; al ponerlos, la broca corta `/MODEM_RST_MCU` y cae sobre R107 | ❌ Faltan los 7; además cortarían `/24V`, `/I2C_SCL` y LEDs RGB | ⚠ Falta el del centro derecho y los que tiene se borrarían |
+
+## 3. Barrenos: los 7 de la V5.5 de producción
+
+Fuente de verdad: Gerbers de producción de la V5.5 (`HBOX_v5_PROD.zip`, 21-ago: barrenos sin metalizar y máscaras) y el PCB tal como se pidió (`aed10f8`). El ArduSimple (MOD1, cara inferior) está en el mismo lugar en las cuatro tarjetas, (90.6, 129.9), así que sus tres barrenos caen igual.
+
+| Ref | Para qué | Barreno sin metalizar | Abertura de máscara | Centro (x, y) mm |
+|---|---|---|---|---|
+| MH5 | caja (placa base del HBOX), M3 | 3.20 mm | 6.0 mm, ambas caras | (65.20, 45.30) |
+| MH6 | caja, M3 | 3.20 mm | 6.0 mm, ambas caras | (65.20, 135.30) |
+| MH4 | caja, M3 | 3.20 mm | 6.0 mm, ambas caras | **(185.20, 90.30)** |
+| MH7 | ArduSimple (poste M2.5) | 2.75 mm | = barreno | (76.63, 129.90) |
+| MH9 | ArduSimple | 2.75 mm | = barreno | (77.90, 81.64) |
+| MH10 | ArduSimple | 2.75 mm | = barreno | (128.70, 96.88) |
+| MH11 | abrazadera del disipador | 2.75 mm | = barreno | (170.39, 83.80) |
+
+!!! warning "MH4 va en x = 185.2, no en 193.2"
+    En la V5.5 la huella de MH4 tenía el ancla en (193.2, 90.3) y el barreno desplazado −8 mm; el barreno real (Gerber) está en **(185.2, 90.3)**. El plan de corrección de la v6 (G-01 / L-40) pide «MH4 en (193.2, 90.3)»: esa es la coordenada del ancla, no del barreno. Con 193.2 el tornillo no entra en la placa base.
+
+**Por qué se perdieron.** Los MH no tienen símbolo en el esquemático. Al pasar de V5.5 a V5.6, «Actualizar PCB desde esquemático» con «Eliminar huellas sin símbolo» los borró; la V5.7 salió de la V5.6 ya sin ellos.
+
+**Cómo se restauran.** Script `03-Architecture-Hardware/kicad/tools/t25_mounting_holes_v55.py` (lo corre Leo con KiCad cerrado; comandos en la [pasada 3](v56-v57-layout-pasada-3.md#0-antes-de-empezar-leo-10-min)). Mete los 7 como huellas **«No en el esquemático»** (fuera de BOM y de la lista de posiciones), así ya no los borra ningún «Actualizar PCB», y deja MH4 con el ancla sobre el barreno. Se probó en copias: KiCad los abre y el DRC muestra exactamente los choques de abajo.
+
+**Lo que choca al ponerlos** (cobre que hoy está donde va el barreno):
+
+| Barreno | V5.6 | V5.7 |
+|---|---|---|
+| MH11 (170.39, 83.80) | **R107 queda dentro del barreno**; la pista `/MODEM_RST_MCU` (F.Cu) pasa a 0.3 mm del centro — la broca la corta; `/MODEM_RST` a 0.1 mm del borde | lo mismo, y `/RGBG_K` (In2) también cortada |
+| MH4 (185.20, 90.30) | sin corte, pero `/I2C_SCL` y `/I2C_SDA` (In1) a 0.35 mm del borde | **cortadas**: `/I2C_SCL` (In1), `/24V` (B.Cu, 1.0 mm), `/RGBB_K` (In1); `/I2C_SDA` (In1) a 0.2 mm del borde; `/I2C_SCL` en F.Cu y su vía (185.05, 88.00) dentro de la abertura de 6 mm: cobre expuesto bajo la rondana del tornillo |
+| MH10 (128.70, 96.88) | `/CHRG_STAT` (In2) a 0.25 mm del borde | igual |
+| MH5, MH6, MH7, MH9 | libres | libres |
+
+**La regla es la de la V5.5:** en su PCB de producción no hay ningún cobre que no sea GND, en ninguna capa, a menos de 3.1 mm del centro de MH4/MH5/MH6 ni a menos de 2.6 mm del centro de MH7/MH9/MH10/MH11. MH7, MH9 y MH10 quedan dentro del contorno de MOD1: es el ArduSimple y es por diseño (el DRC lo marca como «barreno dentro de courtyard»; se excluye).
+
+**v6.** Tiene MH5 y MH6 en su lugar y dos barrenos nuevos en las esquinas derechas, (195.2, 45.3) y (195.2, 135.3), que la placa base actual no tiene. **Le falta MH4 en (185.2, 90.3)**: ahí hoy está D23 (su pad quedaría dentro del barreno), D24 y `/NTC` en In2. Y sus MH tampoco están marcados «No en el esquemático»: el paso 3 de [Próximos pasos](v6-proximos-pasos.md) (Actualizar PCB con «Eliminar huellas sin símbolo») los borraría igual que en V5.6. Antes de ese paso hay que marcarlos. Si la v6 llevará placa base nueva con 4 esquinas, que se decida ya; si no, MH4 en 185.2.
+
+## 4. Común a V5.5, V5.6 y V5.7: el límite de entrada del LTC4040 quedó en ≈ 1 A
+
+### 4.1 Qué pasa
+
+El LTC4040 mide la corriente de entrada como el voltaje entre su pin **VIN (U6.6)** y su pin **CLN (U6.7)**, y cuando ese voltaje llega a **25 mV** reduce la corriente de carga (no limita al sistema). La idea es que ese voltaje sea solo el de **RS1**: con 10 mΩ, el límite es 2.5 A (en V5.5, 8 mΩ → 3.1 A).
+
+En el layout (idéntico en V5.5, V5.6 y V5.7):
+
+- **U6.6 (VIN)** se conecta en la vía (151.0, 115.5), y de esa vía la corriente de entrada todavía recorre **≈ 13 mm de pista de 1.0 mm** (rodeando por C31) antes de llegar a **RS1.1**.
+- De **RS1.2** la corriente sale por **6.1 mm de pista de 0.25 mm** hasta el pad de **U6.7 (CLN)**, y de ahí a Q7.
+
+Así que el LTC4040 «ve» RS1 **más** ≈ 6 mΩ del rodeo **más** ≈ 12 mΩ de la pista de 0.25 mm: **≈ 26–28 mΩ** en total. Límite real: 25 mV / ≈ 27 mΩ ≈ **0.9–1.0 A** en lugar de 2.5 A.
+
+### 4.2 Qué efecto tiene
+
+Con la etapa y el módem encendidos (≈ 0.6 A a 5 V) quedan ≈ 0.35 A para el cargador, que a la batería son **≈ 0.4–0.5 A en lugar de 1.4 A** (V5.6/V5.7) o de 2.4 A (V5.5). Con la etapa apagada carga casi normal. No hay riesgo de daño: la pista de 0.25 mm lleva ≤ 1 A y se calienta ~15 °C. En la v6 el mismo punto ya está en el plan de corrección (A-07 / L-19: sensado Kelvin en RS1).
+
+Corrección (en la pasada 3): **sensado Kelvin** — la corriente pasa solo por RS1; U6.6 se conecta con pista propia al pad RS1.1 y U6.7 con pista propia al pad RS1.2; RS1.2 → Q7 con cobre ancho que no pase por el pad de U6.7.
+
+### 4.3 Cómo confirmarlo hoy en una V5.5 (Jesús, 15 min)
+
+1. Unidad V5.5 con 24 V, etapa y módem encendidos, batería al 30–60 % y fría (< 35 °C), con la carga activa (LED de carga encendido / consola).
+2. Multímetro en mV (escala de 200 mV) **entre los dos pads de RS1** (151.0, 117.2), puntas finas.
+3. Lectura en la **V5.5** (RS1 = 8 mΩ; 1 mV = 0.125 A):
+    - **≈ 7–8 mV y no sube** aunque la batería esté baja → la entrada se queda en ≈ 1 A: **defecto confirmado**.
+    - **≈ 15–22 mV** → entra la corriente completa (sistema + carga de 2.4 A): no hay defecto; avisar a Claude.
+4. En la V5.6/V5.7 (RS1 = 10 mΩ) la misma prueba da ≈ 9–10 mV con el defecto y ≈ 15–16 mV sin él.
+5. Anotar la lectura en el acta de banco de la unidad.
+
+## 5. V5.7: rango de entrada sin la Mean Well
+
+Cadena: **P1.1 → F2** (fusible 3 A lento, 2410) **→ D10** SMBJ33A (TVS a GND) **y Q10** IRFR5305 (polaridad) **→ `/24V` → U25** TPS54360B **→ L22/D34 → `/VEH5V` 5.32 V** (5.18–5.46 V) **→ RS1 → LTC4040**.
+
+| Pieza | Límite | ¿Limita el rango? |
+|---|---|---|
+| U25 TPS54360B | 4.5–60 V (65 V absoluto), arranque ≈ 4.3 V | no |
+| Regulación a 5.32 V | necesita ≈ 6.5 V a 2.8 A (≈ 6 V a 1 A) | **piso**: por debajo, VEH5V cae y a < 4.40 V el LTC4040 pasa a batería (PFI) |
+| D10 SMBJ33A | trabaja hasta 33 V; conduce desde 36.7 V; recorta transitorios a ≈ 53 V | **techo continuo** |
+| Q10 IRFR5305 | −55 V | no |
+| C10/C22 (50 V), C149/C150 (100 V) | — | no |
+| Rrp1 (0.1 W) | llega a 0.1 W a ≈ 46 V | no |
+| F2 3 A | a 9 V y carga máxima la entrada es ≈ 1.9 A | no |
+
+**Resultado: 9–32 V DC continuo**, o sea sistemas de 12 V y de 24 V. Las caídas breves por debajo de 9 V (arranque del motor) las cubre la batería. Comparado con V5.6 (18–28 V: SD-15B 18–36 V y el buck del ventilador U2, MP1584, a 28 V máx.), la V5.7 abre la puerta a máquinas de 12 V. La v6 usa el mismo bloque (U2 sin montar) → también 9–32 V.
+
+Dos cambios recomendados y una advertencia:
+
+1. **Polaridad invertida.** Q10 bloquea, pero D10 es unidireccional y en inversa conduce como diodo → abre F2, que es SMD y no se cambia en campo. **D10 → SMBJ33CA** (bidireccional, misma huella SMB): con eso, conectar al revés no hace nada. Igual en v6 (D10; y D35 en la ignición). Cambio de esquemático y BOM: lo decide Leo; el código LCSC se elige con existencia (hay varios fabricantes).
+2. **Ignición en 12 V.** El divisor de PA5 (22 k arriba, 22 k ∥ 3.3 k abajo) da **1.4 V con 12 V y 1.6 V con 13.8 V**: queda entre el «bajo» y el «alto» del STM32, así que leer PA5 con `digitalRead` no es confiable en máquinas de 12 V (Tractoplana, Montacargas). Con 24 V da 2.8 V y sí funciona. **El firmware debe leer PA5 con el ADC** (umbral ≈ 0.7 V ≈ 6 V de ignición, con histéresis). En v6 el divisor ya es 22 k / 2.2 k, pensado para ADC.
+3. **El gabinete no cambia.** Breaker, SPD y la DDR-60G-24 siguen; con ellos la tarjeta recibe 24 V regulados y el rango amplio es margen. Si algún día se quiere quitar la DDR-60G-24 en máquinas de 12/24 V, la V5.7 lo aguanta eléctricamente, pero el SPD y el breaker se quedan.
+
+## 6. V5.6 — qué falta
+
+**Bien:** paridad limpia, 0 sin conectar, 0 errores; `/SYS5V` hacia U7 y `/MAIN5V` hacia Q7 ya por capas externas; In1 limpio bajo U16; U26 con sus capacitores; C128 a 1.15 mm del borde; pasta del EP de U6 al 50 %. En esquemático: MODEM_EN/RST/LED, toma de RTCM en PC7, K1 en modo B, paquete LFP (JP2 2-3, R55 5.6 k), cristal LSE Y4.
+
+| # | Qué | Dónde | Gravedad |
+|---|---|---|---|
+| 1 | Faltan los 7 barrenos; al ponerlos: R107 y `/MODEM_RST_MCU` en MH11, `/CHRG_STAT` en MH10 | §3 | **Bloqueante** |
+| 2 | Sensado de RS1 → límite de entrada ≈ 1 A | §4 | **Bloqueante** (es la carga de la batería) |
+| 3 | `/BAT_PLUS`: siguen 7.8 mm en In2 (1.5 mm) entre las vías (180.12, 100.81) y (179.57, 109.63), con una sola vía 0.8/0.3 en cada extremo | P4 → L6.2 | Importante |
+| 4 | `/MAIN5V` hacia P11: una sola vía (153.19, 110.88) para todo VSYS y 118 mm de B.Cu a 1.0 mm (145 mV a 2.5 A) | U6 → P11.1 | Importante |
+| 5 | `/3V3_MODEM`: 51 mm a 0.5 mm (≈ 100 mV en ráfaga de 2 A) | L7.2 → J7.1 | Importante |
+| 6 | `/SW3_NODE`: 13 mm a 0.5–0.7 mm; L7 a 11 mm de U7 (antena de ruido junto al ArduSimple) | U7.8 → L7.1 | Importante |
+| 7 | U7 (AP64350) sin vías en su pad térmico | (139.97, 112.89) | Importante |
+| 8 | Dos vías 0.3/0.1 mm en `/NTC`: barreno de 0.1 mm, menor al mínimo de JLC (0.15 mm) | (167.41, 57.91), (168.46, 56.86) | Menor (JLC las tiene que agrandar) |
+| 9 | `/VEH5V` de P2 a RS1: 9.9 mm a 0.5 mm (71 mΩ, 177 mV a 2.5 A) | P2.1 → RS1.1 | Menor |
+| 10 | Cobre suelto: 4 tramos y 2 vías (DRC) | ver pasada 3 | Menor |
+| 11 | Cajetín Rev 3.0 en PCB y esquemático; stackup con internas de 0.035 mm | Archivo → Ajustes | Menor |
+| 12 | BOM: JP1–JP6, TP1–TP7 y MOD1 sin «Excluir de BOM»; 10 nF 0603 con dos códigos (C1589 y C57112) | esquemático | Menor (JLC) |
+| 13 | Puertos: RS-485 ocupa el bus después de cada reset y no tiene TVS; RS-232 R1OUT directo a H4.3; J10.8 al aire; LED ACT invertido; CTS al aire | §10 | Decisión de Leo (recomendado portar lo de v6) |
+| 14 | Al pedir: vías del EP de U6 «Epoxy Filled & Capped» + rayos X (regla DFM del 8-oct) | pedido | Obligatorio |
+
+## 7. V5.7 — qué falta
+
+**Bien:** paridad limpia, 0 sin conectar, 0 errores; cajetín 5.7; fuente colocada arriba a la derecha (U25, L22, D34); C152 (BOOT) a 1.3 mm de U25; R120, R122, R123, C155, C156 junto al chip; F2 en la entrada (177.6, 121.4) con la cadena P1 → F2 → D10/Q10 correcta; JP1 puenteado (ventilador desde VEH5V).
+
+**A · La pasada 2 de V5.6 no se replicó** (los números son de hoy):
+
+| Red | Hoy en V5.7 | Gravedad |
+|---|---|---|
+| `/BAT_PLUS` P4.1 (152.0, 44.8) → L6.2 | **19.2 mm por In1 a 0.5 mm** (152.0, 45.0)→(157.0, 50.0)→(162.4, 50.0)→(165.8, 53.5)→(165.8, 55.2), + 15.5 mm de In2 a 1.5 mm, + 47 mm de B.Cu a 1.0 mm; 3 vías sencillas; 72 mΩ. El tramo de In1 aguanta ≈ 0.45 A y por ahí pasan 1.4 A de carga y picos de 2–3 A de respaldo | **Bloqueante** (es el defecto que paró a V5.6 el 13-oct; regresó al mover P4) |
+| `/MAIN5V` U6.1/24 → P11.1 | 15.1 mm por In1 a 1.0 mm (153.2, 110.9)→(160.8, 110.9)→(166.1, 116.2) + cuello de 0.3 mm | **Bloqueante** |
+| `/SYS5V` P11.2 → U7.2 | 10.9 mm por In2 a 0.5 mm bajo K1 + 31 mm de F.Cu a 0.5 mm | **Bloqueante** |
+| `/SW3_NODE` U7.8 → L7.1 | 12.9 mm por In1 a 0.5 mm (136.0, 105.0)→(142.7, 111.7)→(142.7, 115.1) | **Bloqueante** |
+| `/ACC_INT1` | 10.3 mm por In1 bajo U16 | Menor |
+| C128 | pad a 0.75 mm del borde (JLC pide 1 mm) | Importante |
+| Serigrafía | «Rig1» sobre pad; 3 textos encimados | Menor |
+| Vía `/3V3` suelta | (188.2, 52.2) | Menor |
+
+**B · Fuente U25** (TPS54360B, nueva en V5.7):
+
+| Qué | Hoy | Gravedad |
+|---|---|---|
+| Pad térmico (EP) de U25 | **0 vías** (la ECO pide ≥ 6) y en una isla de GND de 18.7 mm² con una sola vía | **Bloqueante** (térmico y retorno de tierra) |
+| Divisor de FB | R121 (57.6 k) a 22 mm del chip: el nodo `/FB_PWRIN` corre 33.8 mm a 0.5 mm, a 3.3 mm del cobre de conmutación | **Bloqueante** (ruido en FB = salida inestable) |
+| Capacitores de entrada C149/C150 | su lado VIN está bien (2–3 mm), pero su GND queda a ≈ 11 mm del retorno (D34.2 / EP): lazo de entrada de ≈ 80 mm² (estimado) | Importante (meta < 30 mm²) |
+| L22 | a 15.7 mm de U25.8; nodo SW de 25 mm² | Importante |
+| Vías de GND | 2 cerca de U25, 1 junto a D34 | Importante (≥ 6 en EP, ≥ 4 junto a D34) |
+| `/VEH5V` L22.2 → RS1.1 | 51 mΩ (143 mV a 2.8 A), 4 vías sencillas | Importante |
+
+**C · Barrenos** (§3): MH4 corta `/24V`, `/I2C_SCL` y `/RGBB_K`; MH11 cae sobre R107 y corta `/MODEM_RST_MCU` y `/RGBG_K`. **Bloqueante.**
+
+**D · Igual que V5.6:** sensado de RS1 (§4), `/3V3_MODEM` (54 mm a 0.5 mm), U7 sin vías en el EP, vías de 0.1 mm en `/NTC`, BOM, puertos (§10). Recomendado además: **D10 → SMBJ33CA** (§5).
+
+## 8. v6 — qué falta
+
+### 8.1 El PCB no es el esquemático verificado
+
+El PCB es del 1–2 de octubre y nunca pasó por «Actualizar PCB desde esquemático» (paso 3 de [Próximos pasos](v6-proximos-pasos.md)). DRC con paridad: 70 diferencias. Las que importan si se fabricara así:
+
+| En el PCB hoy | En el esquemático | Si se fabrica así |
+|---|---|---|
+| JP2 puenteado 1-2 (Li-ion) | 2-3 (LFP) | el cargador flota el paquete LFP a voltaje de Li-ion: **sobrecarga** |
+| R52 pin 2 sin conexión | a GND | el PFI no dispara a 4.4 V: **la tarjeta se cae en cada corte** antes de pasar a batería |
+| R55 10 k | 5.6 k (NTC B3380) | umbrales de temperatura de carga equivocados |
+| U25 con dos códigos LCSC (C2071691 = AP64350 y C524806) | solo C524806 | JLC puede montar el chip equivocado |
+| L2/L6/L8/L20 con huella SRU8028 | MWSA0804S | inductores que no corresponden |
+| K1, D6, Q6, R40, R41 montados | sin montar | piezas de más |
+| U14 SP3485, U15 MAX3232; faltan U32, D39, R145–R148 | THVD1410, TRS3232E + inversor, TVS y resistencias | puertos sin sus correcciones (§10) |
+| J10.8 sin GND; J10.11/12 cruzados | GND; corregidos | igual que V5.6 |
+| P1.4 sin conexión | GND | un pin de tierra menos en el conector |
+| faltan TP12, C175, C176 | — | — |
+| MH5–MH8 no son «No en el esquemático» | — | «Actualizar PCB» los borra (§3) |
+
+### 8.2 Layout pendiente (del plan de corrección, sin avance)
+
+Vías de GND 76 (meta ≥ 400); `/SW_BAT` y `/BAT_PLUS` a 0.5 mm; EP de U6 con 1 vía (meta 9); RF LTE 21.9 mm por In1 a 0.5 mm, sin línea de 50 Ω; `/SW_5V` 9.7 mm por In1; `IGN_SENSE` 92.8 mm por In2; 147 avisos de ancho de pista; cajetín Rev 3.0 y serigrafía «EINARBoard 4.0». Todo está en la lista L-1…L-67 de Michelle; estimado del 29-sep: 23 h de layout + 3–4 h de actualización + DRC.
+
+### 8.3 ¿Misma funcionalidad que ArduSimple + 4G NTRIP Master?
+
+| Función | Hoy (V5.x) la hace… | En v6 la hace… | Estado |
+|---|---|---|---|
+| Receptor RTK L1/L2 | ZED-F9P del simpleRTK2B Pro | ZED-F9P soldado (U18) | esquemático ✅ · PCB ❌ |
+| Configuración del F9P (GGA por UART2 a 1 Hz, entrada RTCM) | guardada en el F9P del ArduSimple | el MCU la carga al arrancar (o en BBR con V_BCKP) | firmware ❌ |
+| Módem LTE + SIM | 4G NTRIP Master (XBee) | A7670SA (U19) + nano-SIM J14 | esquemático ✅ · PCB ❌ (RF sin 50 Ω) |
+| Cliente NTRIP (caster, mountpoint, usuario) | el MCU propio del 4G NTRIP Master | el STM32 por comandos AT al A7670SA | firmware ❌ (no empezado) |
+| Envío de NMEA al servidor por UDP | 4G NTRIP Master | STM32 + A7670SA | firmware ❌ |
+| Reconexión LTE / NTRIP | 4G NTRIP Master, solo | STM32 | firmware ❌ |
+| Si el MCU muere | K1 (modo B) deja pasar correcciones y NMEA: la unidad sigue reportando | nada reporta (K1 sin montar, decisión B-13) | riesgo aceptado; depende del watchdog IWDG del firmware |
+| Supervisión de antena GNSS, TIMEPULSE, estado RTK | — | ANT_DETECT (PC1), ANT_SHORT (PC2), PA7, PC3 | esquemático ✅ (mejor que hoy) · firmware ❌ |
+| Configurar caster/APN en campo | página/AT del 4G NTRIP Master | consola o servidor | firmware ❌ (el archivo de parámetros nunca se publica: solo plantilla) |
+| Homologación | módulo comercial | módem soldado: IFT | trámite abierto |
+
+**Conclusión:** el hardware de la v6 (en esquemático) puede igualar y en parte superar lo de hoy, pero la «misma funcionalidad» la da el **firmware 0.7.x**, que no existe. Recomendación: no pedir las 130 sin un piloto (20, decisión D14) que pase el banco con ese firmware.
+
+### 8.4 La identificación de tarjeta por firmware (D8) ya no sirve
+
+La decisión D8 identifica la v6 al arrancar por el SC7A20 en 0x18, «pieza que solo tiene la v6». Desde el 8-oct **V5.6 y V5.7 también lo tienen**, y el resto del bus I²C es igual en las tres (SHT40 0x44, TMP102 0x48/0x49, SC16IS752 0x4D, PCF8574 0x20). El riesgo que D8 cubría sigue: un binario de V5.6 en una v6 pone PC3 en alto contra la salida RTK_STAT del F9P, y uno de v6 en una V5.6 maneja pines que ahí son otra cosa. Hoy la única protección es el nombre del binario. Como el PCB de la v6 se va a rehacer de todos modos, **poner el strap en PA9** (el único pin libre, ya propuesto en el mapa de pines): una resistencia. Decide Leo.
+
+## 9. Corte de 10 s en batería — qué hace falta
+
+**Hardware.** V5.5 no puede: su buck del módem (MP1584) necesita 4.5 V y en respaldo el riel es ≈ 4.6 V; el módem no arranca en frío y no reintenta. V5.6 y V5.7 sí, en diseño: U7 AP64350 arranca desde 3.8 V y cuelga de `/SYS5V` (≈ 4.7 V en respaldo) con **MODEM_EN** (PC3, apagado por defecto con R106), **MODEM_RST** (PC1 → R107 → J7.5), la etapa RTK por **PA1** (Q5/Q1), el MCU alimentado en batería y el cristal **LSE Y4** para dormir con RTC. La v6 lo tiene en esquemático (MODEM_PWR_EN, PWRKEY, U27, V_BCKP, ETH_PWR_EN).
+
+**Firmware 0.7.0 — la secuencia:**
+
+1. Detectar que está en batería (PFO del LTC4040 / VEH5V).
+2. Antes de cortar: mandar evento y última posición.
+3. Poner en alta impedancia PA2, PA9, PA10, PC7 y la salida MODEM_RST, para no alimentar los módulos apagados a través de sus pines.
+4. MODEM_EN = 0 (3V3_MODEM a 0 V), PA1 = etapa apagada (SW_5V a 0 V), W5500 en reset (U12 no tiene enable en V5.6/V5.7).
+5. 10 s: espera simple o STOP + alarma RTC.
+6. Regreso escalonado: etapa → esperar NMEA → ≥ 2 s después MODEM_EN = 1 (para no sumar los arranques) → pulso de MODEM_RST si el LED del módem no aparece en el tiempo esperado → UARTs de vuelta.
+7. Registrar cada ciclo (tiempo a NMEA, a RTCM en PC7, al LED del módem) en `$PHEV`.
+
+**Prueba de banco (piloto):** sin 24 V, solo batería; paquete al 20–30 % (≈ 3.0–3.1 V por celda LFP) y de nuevo a ≥ 45 °C. **20 ciclos** seguidos de 10 s apagado / 3 min encendido. Pasa si en los 20: NMEA < 30 s; RTCM en PC7 < 90 s; el servidor ve la unidad; el MCU no se reinicia; `/MAIN5V` ≥ 4.5 V en el osciloscopio durante el arranque del módem; 3V3_MODEM y SW_5V en 0 V durante el corte.
+
+## 10. Ethernet, RS-232, RS-485 y acelerómetro
+
+### 10.1 Hardware de V5.6 y V5.7 (iguales entre sí)
+
+| Qué | Efecto | Corrección (ya hecha en el esquemático v6) |
+|---|---|---|
+| **RS-485:** DE y /RE de U14 van directo a RTSA de U10. Después de un reset RTSA = 1 → transmisor encendido, receptor apagado | La HBOX **ocupa el bus** (A–B ≈ +2 V) desde que se energiza hasta que el firmware configura U10; con 0.6.x, siempre. En un bus compartido tira la comunicación de los demás. Responde la nota «VERIFICAR» de la prueba B2: sí, arranca activo | **U32** SN74LVC1G04 (inversor) entre RTSA y DE/RE: después del reset el bus queda libre. Sin U32, el firmware escribe EFCR = 0x30 al arrancar y el bus queda tomado durante reset y DFU |
+| RS-485 sin TVS | cable largo de máquina sin protección | **D39** SM712 (−7/+12 V) |
+| RS-485 sin polarización de reposo | con el bus flotando puede leer basura | R145/R146 390 Ω (opcional, sin montar en v6) |
+| **RS-232:** H4.3 (TTL) va directo a R1OUT de U15 | si se conecta un adaptador TTL a H4 con el cable RS-232 puesto, dos salidas se pelean | **R147** 1 k en serie (U15.12 → SER_RXB) |
+| U14 SP3485 y U15 MAX3232 sin ESD especificada | — | THVD1410 / TRS3232E (mismo encapsulado: solo BOM; el THVD1410 se pre-ordena en JLC) |
+| U10 CTSA/CTSB al aire | entradas CMOS flotando | a GND |
+| **Ethernet:** J10.8 sin conexión | la terminación Bob-Smith del conector (1000 pF) queda flotando: peor EMC/ESD; el enlace sí funciona | J10.8 a GND |
+| LED de actividad cableado al revés (J10.11 ánodo / J10.12 cátodo; Hanrun es 12 ánodo / 11 cátodo) | el LED amarillo nunca prende (sin daño) | invertir 11 ↔ 12 |
+| U12 (3V3_ETH) siempre encendido | en batería el W5500 gasta ~130 mA si no se deja en reset | firmware (0.6.1-eth ya lo hace); v6 tiene ETH_PWR_EN |
+
+**Recomendación:** portar a V5.6 y V5.7 las correcciones de puertos de la v6 (U32, D39, R147, CTS a GND, J10.8, LED; THVD1410/TRS3232E en BOM). Son ≈ 5 piezas ya diseñadas y verificadas; ≈ 2–3 h de esquemático (Leo) y ≈ 0.5 día de layout por tarjeta. Si no se portan, aplican las mitigaciones de firmware y el RS-485 no debe usarse en buses compartidos.
+
+### 10.2 Firmware que falta (nada de esto existe hoy)
+
+- **Ethernet de campo:** DHCP o IP fija configurable, servidor y puerto configurables (hoy el build de banco tiene 192.168.7.1:5010 fijo), reconexión sola, W5500 en reset en batería, sin bloquear el resto (lección del 0.6.0-eth).
+- **SC16IS752 (U10, 0x4D):** driver de UART (baudios, paridad, FIFO, interrupción por PB8); EFCR del canal A escrito antes que nada; modo eco/lazo para las pruebas B3/B4. **Falta definir qué protocolo va en cada puerto** (¿salida NMEA? ¿Modbus RTU? ¿consola?): decisión de Leo con el cliente.
+- **Acelerómetro SC7A20 (U26, 0x18):** responde WHO_AM_I = **0x11** (es compatible con el LIS3DH, pero no responde 0x33); INT1 en PB9 como despertador desde STOP por movimiento — base del modo de respaldo por ciclos.
+- **Ignición por ADC** en PA5 (§5).
+- **Módem V5.6/V5.7:** MODEM_EN, MODEM_RST, MODEM_LED y el ciclo de §9.
+
+Estado del acelerómetro en hardware: V5.6 ✅; V5.7 ✅ con INT1 por In1 y C128 cerca del borde (pasada 3); v6 ✅ (U26 en el PCB, sin diferencias de paridad).
+
+## 11. Plan hasta producción
+
+| # | Qué | Quién | Estimado | Depende de |
+|---|---|---|---|---|
+| 1 | Decidir: portar puertos de v6 a V5.6/V5.7 (§10.1), D10 → SMBJ33CA en V5.7 (§5) y el strap de identificación de la v6 en PA9 (§8.4) | Leo | 15 min | — |
+| 2 | Medir el límite de entrada en una V5.5 (§4.3) | Jesús | 15 min | — |
+| 3 | Restaurar los barrenos con el script T25 en V5.6 y V5.7 y subir | Leo | 10 min | — |
+| 4 | [Pasada 3](v56-v57-layout-pasada-3.md) en V5.6 | Michelle | ≈ 1 día (+ 0.5 día si se portan los puertos) | 1, 3 |
+| 5 | Re-auditoría V5.6 + Gerber/BOM/CPL | Claude | 2 h | 4 |
+| 6 | **Piloto V5.6: 5 tarjetas** (EP de U6 Epoxy Filled & Capped + rayos X) | Leo → Aldair | 1 h + fabricación | 5 |
+| 7 | Firmware 0.7.0 (`board_v56.h`, sirve para V5.6 y V5.7): módem, ciclo de 10 s, Ethernet de campo, SC16IS752/RS-485, SC7A20, ignición por ADC | Leo + Claude | ≈ 1–2 semanas (estimado) | — |
+| 8 | Banco del piloto: ciclo de 10 s ×20, límite de entrada/carga, Ethernet, RS-232/485, acelerómetro | Jesús | 2 días | 6, 7 |
+| 9 | Liberar las 108 V5.6 restantes | Leo | — | 8 |
+| 10 | Pasada 3 en V5.7 | Michelle | ≈ 2–3 días | 4 |
+| 11 | Re-auditoría V5.7 + 5 prototipos (validación ECO §6) | Claude / Leo | 2 h + fabricación | 10 |
+| 12 | Banco V5.7: 9 / 12 / 24 / 32 V con carga, polaridad invertida, temperatura de U25, + lo de la fila 8 | Jesús | 2 días | 7, 11 |
+| 13 | v6: marcar MH «No en el esquemático», agregar MH4 (185.2, 90.3), Actualizar PCB, L-1…L-67 | Michelle | ≈ 4 días | después de V5.7 |
+| 14 | v6: firmware 0.7.x (AT del A7670SA, cliente NTRIP, UDP, reconexión, configuración) | Leo + Claude | varias semanas (sin estimar a detalle) | — |
+| 15 | v6: homologación IFT; piloto de 20 antes de las 130 | Leo / Adriana | — | 13, 14 |
+
+Si el tiempo manda y se piden las 113 V5.6 sin piloto, el riesgo es que el ciclo de 10 s, Ethernet de campo y los puertos se prueben hasta que exista 0.7.0: si algo sale mal, son 113 tarjetas con retrabajo. La recomendación es el piloto.
+
+## 12. Cómo se hizo
+
+- DRC de KiCad 10.0.4 (`kicad-cli pcb drc --schematic-parity --refill-zones --severity-all`) sobre copias en `03-Architecture-Hardware/kicad/_to_delete/audit-20261016/` (no se tocaron los archivos de trabajo).
+- Netlist exportada de cada esquemático; revisión de piezas, valores, pines y redes.
+- Rutas de potencia: script propio que encuentra el cobre que queda **en serie** entre dos pads (cada tramo y vía cuya falta desconectaría la ruta), con resistencia y calentamiento por IPC-2221 (internas de 0.5 oz).
+- Barrenos contra los Gerbers de producción de la V5.5 y el historial de git de su PCB.
+- El script T25 se probó en copias de V5.6 y V5.7 con DRC.
+- Los hallazgos principales (barrenos, sensado de RS1, V5.7 sin pasada 2, fuente U25, v6 desactualizada, rango de entrada) los revisó un segundo revisor independiente con los mismos archivos.

03-Architecture-Hardware/2026-10-16_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-3_ES.md

@@ -0,0 +1,217 @@
+---
+title: "Instrucciones para Michelle — V5.6 y V5.7, pasada 3 (16-oct-2026)"
+tags: [project-drogheda, hardware, hbox, einarboard, v5.6, v5.7, layout, pcb, michelle, barrenos]
+project: Project Drogheda
+author: Helgen Technologies
+date: 2026-10-16
+version: 1.0
+status: ACTIVO — sustituye a la pasada 2 de V5.6 (13-oct) y a la guía de colocación y ruteo de V5.7 (14-oct)
+audience: Michelle (layout), Leo
+---
+
+# Instrucciones para Michelle — V5.6 y V5.7, pasada 3: barrenos, sensado de RS1 y lo que falta · 16-oct-2026
+
+Base: **V5.6** = `hbox-watchdog-v5.kicad_pcb`, tu commit `5a93232`; **V5.7** = `hbox-watchdog-v57.kicad_pcb`, commit `a7c0116`. El porqué y los números de cada punto están en la [auditoría de producción del 16-oct](auditoria-produccion-16oct.md). Lo que quedó pendiente de la [pasada 2](v56-layout-pasada-2.md) y de la [guía de V5.7 del 14-oct](v57-colocacion-ruteo.md) está aquí; ya no hace falta abrir esas dos.
+
+**Orden: V5.6 completa → commit y push → V5.7.** La V5.7 repite casi todo lo de la V5.6 con las mismas coordenadas, más su fuente.
+
+Reglas de siempre:
+
+- **In1 (plano GND) e In2 (plano 3V3) son de 0.5 oz: ahí no va corriente.** Las redes de potencia van en F.Cu o B.Cu.
+- Las coordenadas (x, y) en mm son para que ubiques rápido; manda el designator y el pin.
+- Cada cambio de capa en una red de potencia: **2–3 vías 0.6/0.3 (o 0.8/0.3)**, nunca una sola.
+- No mover U6, U16, U26, MOD1, J7/J8 ni la fila de conectores; no tocar la pasta del EP de U6; no poner piezas en la cara inferior (pistas en B.Cu sí).
+- No cambiar valores ni huellas: eso es del esquemático y lo hace Leo. Excepción: lo que Leo apruebe en el punto A12.
+
+## 0. Antes de empezar (Leo, 10 min)
+
+Leo mete los 7 barrenos de la V5.5 con el script (KiCad **cerrado**):
+
+```bash
+cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad
+python3 tools/t25_mounting_holes_v55.py hbox-watchdog-v5.kicad_pcb            # prueba en seco: lista los 7
+python3 tools/t25_mounting_holes_v55.py hbox-watchdog-v5.kicad_pcb --apply
+python3 tools/t25_mounting_holes_v55.py hbox-watchdog-v57.kicad_pcb --apply
+mv hbox-watchdog-v5.kicad_pcb.T25bak hbox-watchdog-v57.kicad_pcb.T25bak _to_delete/
+git add tools/t25_mounting_holes_v55.py hbox-watchdog-v5.kicad_pcb hbox-watchdog-v57.kicad_pcb
+git commit -m "T25: barrenos de la V5.5 de produccion en V5.6 y V5.7 (MH4-MH11, solo de placa)"
+git push
+```
+
+Michelle, después del aviso de Leo:
+
+```bash
+git pull --ff-only
+```
+
+Si falla, avísale a Leo; no fuerces nada. Al abrir el PCB vas a ver MH4, MH5, MH6, MH7, MH9, MH10 y MH11. **No los muevas** (son los de la placa base del HBOX, del ArduSimple y de la abrazadera del disipador) y no les quites el atributo «No en el esquemático».
+
+| Ref | Barreno | Centro (x, y) | Zona libre (así estaba la V5.5) |
+|---|---|---|---|
+| MH5, MH6, MH4 (caja, M3) | 3.2 mm, máscara abierta de 6 mm | (65.2, 45.3) · (65.2, 135.3) · (185.2, 90.3) | **ningún cobre que no sea GND, en ninguna capa, a menos de 3.1 mm del centro** (en F.Cu/B.Cu ese cobre quedaría expuesto bajo la rondana) |
+| MH7, MH9, MH10 (ArduSimple, M2.5) | 2.75 mm | (76.63, 129.9) · (77.9, 81.64) · (128.7, 96.88) | ningún cobre que no sea GND, en ninguna capa, a menos de **2.6 mm** del centro |
+| MH11 (abrazadera, M2.5) | 2.75 mm | (170.39, 83.8) | igual (2.6 mm), y ninguna pieza dentro de ese círculo |
+
+---
+
+## Parte A — V5.6 (`hbox-watchdog-v5`)
+
+### A1. Lo que choca con los barrenos — BLOQUEANTE
+
+- **MH11 (170.39, 83.8):** **R107** (hoy en (171.8, 83.6)) quedó encima del barreno. Muévela a ≥ 3 mm del centro, de preferencia junto a **J7 pin 5** (174.2, 82.8). Re-rutea `/MODEM_RST_MCU` (hoy (167.8, 82.2)→(169.57, 82.2)→(171.8, 84.42): la broca la corta) y `/MODEM_RST` ((171.8, 82.78)→(174.18, 82.78)) por fuera de 2.6 mm del centro.
+- **MH10 (128.7, 96.88):** `/CHRG_STAT` en In2 pasa a 0.25 mm del borde (tramo (130.47, 96.14)→(117.91, 83.58)): sepárala a ≥ 2.6 mm del centro.
+- **MH4 (185.2, 90.3):** `/I2C_SCL` y `/I2C_SDA` en In1 (verticales en x = 183.0 y x = 187.4) pasan a 1.95 mm del centro, 0.35 mm del borde. No es un corte, pero en la V5.5 estaban fuera de 3.1 mm: aléjalas a eso.
+- MH5, MH6, MH7 y MH9 están libres.
+- El DRC marca **MH7, MH9 y MH10 «dentro del courtyard de MOD1»**: es por diseño (son los barrenos del ArduSimple). Clic derecho → *Excluir esta infracción*.
+
+### A2. Sensado de RS1 (límite de entrada del LTC4040) — BLOQUEANTE
+
+Hoy el LTC4040 mide RS1 **más** 19 mm de pista, y por eso limita la entrada a ≈ 1 A en lugar de 2.5 A (auditoría §4). La regla: **la corriente pasa solo por RS1; los pines de sensado se conectan con pista propia directo a los pads de RS1.**
+
+Piezas: **RS1** pad 1 `/VEH5V` (152.47, 117.24) y pad 2 `/VIN_SW` (149.54, 117.24) · **U6.6** VIN (154.50, 114.12) · **U6.7** CLN (154.50, 114.62) · **Q7.1/2/3** fuente (153.79, 120.58 / 121.85 / 123.12) · vía `/VEH5V` (151.0, 115.54) por donde llega la entrada · **C31** (149.46, 120.89).
+
+1. Borra la pista de 0.25 mm **RS1.2 → U6.7** ((149.45, 117.26)→(150.44, 117.26)→(153.08, 114.62)→(154.5, 114.62)) y la de 1.0 mm que sube de Q7 al pad de U6.7 ((153.78, 123.12)→(153.78, 115.44)→(154.34, 114.89)); la sustituye el polígono del paso 2.
+2. **Potencia:** une **RS1.2 con Q7.1, Q7.2 y Q7.3** con un polígono `/VIN_SW` en F.Cu (o pista de ≥ 1.5 mm), sin tocar el pad de U6.7.
+3. **Sensado CLN:** pista nueva de 0.25 mm desde **U6.7** que llegue al pad **RS1.2** por su lado interior. Que no comparta cobre con el polígono de potencia más que en el pad.
+4. **Entrada:** lleva `/VEH5V` de la vía (151.0, 115.54) a **RS1.1** directo, a ≥ 1.5 mm (son ≈ 2 mm). Que la corriente ya no dé la vuelta por C31: C31 se queda colgado de RS1.1 con un tramo corto.
+5. **Sensado VIN:** la pista de 0.25 mm de **U6.6** que hoy termina en la vía (151.0, 115.54) debe llegar al pad **RS1.1** por su lado interior.
+
+Cómo sé que quedó: resaltando `/VIN_SW` y `/VEH5V`, entre los pads de RS1 y los pines U6.6/U6.7 solo hay pistas delgadas que **no llevan** corriente a ningún otro lado. Claude lo mide en la re-auditoría (meta: < 1 mΩ de cobre compartido).
+
+### A3. `/BAT_PLUS` — lo que quedó en In2
+
+Sigue un tramo de **7.8 mm por In2** a 1.5 mm, (180.0, 108.8)→(180.0, 101.0), con una sola vía 0.8/0.3 en cada extremo ((180.12, 100.81) y (179.57, 109.63)). Pásalo a B.Cu (o F.Cu) a 1.5 mm; si algo lo cruza, mueve lo que cruza. Si de plano no cabe, mínimo 3 vías en cada extremo.
+
+### A4. `/MAIN5V` hacia P11
+
+Todo VSYS sube a **P11.1** por **una sola vía** en (153.19, 110.88) y 118 mm de B.Cu a 1.0 mm. Pon **3 vías** en ese cambio de capa y ensancha a **1.5 mm** donde quepa.
+
+### A5. `/3V3_MODEM` — ancho
+
+De **L7.2** (139.0, 97.6) a **J7.1** (174.2, 74.8) son 51 mm a 0.5 mm. Ensancha a **≥ 1.0 mm** (0.8 mm donde no quepa).
+
+### A6. `/SW3_NODE` — L7 junto a U7
+
+Hoy son 13 mm a 0.5–0.7 mm de **U7.8** (141.87, 115.89) a **L7.1** (139.0, 105.4). Acerca **L7** (U7 no se mueve) para que **L7.1 quede a ≤ 5 mm de U7.8**, con pista de ≥ 1.0 mm solo en F.Cu y sin vías. Después reajusta `/3V3_MODEM` (A5).
+
+### A7. Vías en el pad térmico de U7
+
+El EP de **U7** (AP64350, (139.97, 112.89)) no tiene ninguna vía. Pon **4 vías 0.3/0.6** a GND dentro del pad (2 × 2). Sin pasta encima de las vías (o pedirlas tapadas junto con las de U6).
+
+### A8. Dos vías de 0.1 mm
+
+En `/NTC`, (167.41, 57.91) y (168.46, 56.86), hay dos vías 0.3/0.1 mm: el barreno de 0.1 mm es menor al mínimo de JLC (0.15 mm). Cámbialas a **0.6/0.3** como las demás.
+
+### A9. `/VEH5V` de P2 a RS1
+
+Hay 9.9 mm a 0.5 mm en el camino de **P2.1** (114.6, 44.6) a **RS1.1**: ensancha a ≥ 1.0 mm, y pon 2 vías en cada cambio de capa (hoy hay vías sencillas en (161.70, 112.90) y (167.98, 109.38)).
+
+### A10. Cobre suelto (el DRC los marca)
+
+- Tramos `/SYS5V` en F.Cu en (156.60, 82.20) y (157.00, 81.80): borrar.
+- Tramo `/3V3_ETH` en In2 en (105.16, 47.89), junto a P10: borrar.
+- Vía `/BAT_PLUS` en (165.85, 55.25) — resto de la ruta vieja por In1: borrar.
+- Tramo `/BAT_PLUS` de 0.09 mm en B.Cu en (176.6, 70.6): borrar.
+- Vía `/NTC` en (161.02, 93.30): borrar si no conecta nada.
+
+### A11. Datos del proyecto (5 min)
+
+Ojo: el mensaje del commit `5a93232` dice «rev 5.6, stackup 0.5 oz», pero en el archivo siguen **Rev 3.0** y las internas en **0.035 mm**. Hay que guardarlo de nuevo:
+
+- **Archivo → Ajustes de página**, en el PCB **y** en el esquemático: Rev **5.6**, fecha de hoy.
+- **Archivo → Configuración de la placa → Capas físicas:** In1 e In2 a **0.0175 mm**; dieléctricos de JLC04161H-7628: 0.2104 / 1.065 / 0.2104 mm.
+- Esquemático: **JP1–JP6, TP1–TP7 y MOD1** → propiedades → marcar **«Excluir de la lista de materiales»**.
+
+### A12. Puertos (solo si Leo lo aprueba; lo dibuja Leo en el esquemático)
+
+Si Leo porta las correcciones de puertos de la v6, después de *Actualizar PCB* coloca:
+
+- **U32** (SOT-23-5, inversor) entre **U10 pin 1** (RTSA) y **U14 pines 2/3** (DE, /RE), pegado a U14.
+- **D39** (SM712, SOT-23) junto a **P15**, en las líneas A y B, con su GND corto.
+- **R147** (1 k, 0603) en serie entre **U15 pin 12** y la red que va a **U10 pin 24 / H4.3**, junto a U15.
+- **J10 pin 8 → GND**, y el LED de actividad invertido (pines 11 ↔ 12 de J10).
+- **U10 pines 2 y 16** (CTSA, CTSB) → GND.
+
+Cuenta ≈ 0.5 día extra.
+
+### A13. Cierre de V5.6
+
+1. **B** (rellenar zonas).
+2. DRC con «Rellenar zonas» y «Comprobar paridad con el esquemático»: **0 errores** (las únicas exclusiones: MH7/MH9/MH10 en MOD1), **0 sin conectar**, paridad solo con los PF*, **0 colgantes**. Los ~85 «huella no coincide con la librería» son ruido de librería; no los toques.
+3. Resalta `/BAT_PLUS`, `/MAIN5V`, `/SYS5V`, `/SW3_NODE`, `/VIN_SW` con F.Cu y B.Cu apagadas: **no debe quedar nada visible en In1 ni In2.**
+4. Commit y push:
+
+```bash
+git add hbox-watchdog-v5.kicad_pcb hbox-watchdog-v5.kicad_sch hbox-watchdog-v5.kicad_pro
+git commit -m "V5.6 pasada 3: choques con barrenos, sensado Kelvin de RS1, BAT_PLUS fuera de In2, vias MAIN5V/U7, 3V3_MODEM, L7, rev 5.6"
+git push
+```
+
+Avísale a Leo con el hash; Claude revisa pad a pad y genera Gerber/BOM/CPL.
+
+---
+
+## Parte B — V5.7 (`hbox-watchdog-v57`)
+
+### B1. Lo que choca con los barrenos — BLOQUEANTE
+
+- **MH4 (185.2, 90.3)** — hoy la broca cortaría tres pistas. Todo lo de abajo va a **≥ 3.1 mm del centro**:
+    - `/24V` en **B.Cu** a 1.0 mm, recta en x = 184.0 de (184.0, 121.81) a (184.0, 70.72): en ese tramo desvíala a x ≤ 181.6 o x ≥ 188.8.
+    - `/I2C_SCL` en **In1**, recta en x = 185.0 de (185.0, 94.4) a (185.0, 88.05), y su tramo F.Cu (185.05, 88.0)→(185.05, 86.05) con la **vía (185.05, 88.0)**, que hoy quedan dentro de la abertura de máscara de 6 mm (cobre expuesto bajo la rondana).
+    - `/RGBB_K` en **In1**, recta en x = 186.0 de (186.0, 86.8) a (186.0, 94.32).
+    - `/I2C_SDA` en In1 en x = 187.22, hoy a 0.2 mm del borde.
+- **MH11 (170.39, 83.8):** lo mismo que A1 (R107, `/MODEM_RST_MCU`, `/MODEM_RST`), y además `/RGBG_K` en **In2** (169.6, 82.4)→(169.6, 103.18), que pasa por el barreno: desvíala a ≥ 2.6 mm del centro.
+- **MH10:** igual que A1 (`/CHRG_STAT` en In2).
+- Exclusiones de MH7/MH9/MH10 en MOD1: igual que A1.
+
+### B2. Lo que la pasada 2 de V5.6 corrigió y aquí falta — BLOQUEANTE
+
+| Red | Hoy en V5.7 | Corrección |
+|---|---|---|
+| `/BAT_PLUS` P4.1 (152.0, 44.8) → L6.2 (177.55, 109.63), U6.23, C35.1 | **19.2 mm por In1 a 0.5 mm**: (152.0, 45.0)→(157.0, 50.0)→(162.4, 50.0)→(165.8, 53.5)→(165.8, 55.2); luego 47 mm de B.Cu a 1.0 mm; luego **15.5 mm por In2** (179.9, 94.0)→(179.9, 109.5); 3 vías sencillas | Sal de P4.1 en **B.Cu a 1.5 mm (2.0 si cabe)** hasta L6.2, U6.23 y C35.1, todo en capas externas; borra los tramos de In1 e In2; 2–3 vías por cambio de capa |
+| `/MAIN5V` U6.1/24 → P11.1 (114.35, 44.6), JP6.1, Q7.5–8, C32–C34 | 15.1 mm por **In1** a 1.0 mm (153.2, 110.9)→(160.8, 110.9)→(166.1, 116.2) y un cuello de 0.3 mm en la salida de U6 | Como en V5.6: salida de U6.1/24 sin cuello, F.Cu/B.Cu a ≥ 1.5 mm, borra el tramo de In1, 3 vías por cambio |
+| `/SYS5V` P11.2 / K1.2 / JP6.2 → U7.2, C119–C121, U12.2 | 10.9 mm por **In2** a 0.5 mm bajo K1 ((156.4, 64.3)→…→(158.6, 58.0)) + 31 mm de F.Cu a 0.5 mm | Ruta externa a 1.0–1.5 mm; borra el tramo de In2 |
+| `/SW3_NODE` U7.8 → L7.1 (133.72, 102.2) | 12.9 mm por **In1** a 0.5 mm, (136.0, 105.0)→(142.7, 111.7)→(142.7, 115.1) | Como A6: L7 junto a U7, solo F.Cu, ≥ 1.0 mm, ≤ 5 mm |
+| `/ACC_INT1` U26.5 → U16.62 | 10.3 mm por In1 bajo U16 | A B.Cu |
+| C128 (89.6, 41.8) | pad a 0.75 mm del borde | ≥ 1 mm del borde (JLC) |
+| Serigrafía | «Rig1» sobre un pad; 3 textos encimados | mover los textos |
+| Vía `/3V3` suelta | (188.2, 52.2) | borrar |
+
+### B3. Fuente U25 — BLOQUEANTE
+
+Piezas: **U25** (189.19, 68.6, girado −90°): pin 2 VIN (186.19, 67.97), pin 5 FB (192.19, 70.51), pin 7 GND (192.19, 67.97), pin 8 SW (192.19, 66.7), EP (189.19, 68.6) · **D34** (188.4, 61.0): pin 1 SW (191.8, 61.0), pin 2 GND (185.0, 61.0) · **L22** (186.41, 51.0): pin 1 SW (191.8, 51.0), pin 2 VEH5V (181.02, 51.0) · **C149/C150** (181.2, 63.8 / 67.8) · **C153/C154** (176.2, 49.4 / 52.6) · **R121** (177.0, 55.6) · **R122** (194.78, 70.4).
+
+1. **EP de U25:** **6 vías 0.3/0.6** a GND dentro del pad (3 × 2), y une la isla de GND del EP con el vaciado de GND de F.Cu por los cuatro lados. U25.7 unido al EP en F.Cu.
+2. **Divisor de FB:** mueve **R121** junto a **R122** y **U25.5**. El nodo `/FB_PWRIN` (R121.2 – R122.1 – U25.5) debe medir **≤ 5 mm** y quedar lejos del cobre de SW. Lo que sí puede ser largo es la línea de sensado `/VEH5V` hacia **R121.1**: 0.3 mm desde **C153.1 / C154.1**, sin pasar junto a SW ni L22.
+3. **Lazo de entrada:** el GND de **C149/C150** (hoy en x = 179.72) debe quedar junto al GND de **D34.2** y del EP, con 2 vías propias por capacitor. Si conviene, gíralos 180° para que su GND mire hacia U25/D34. Meta: lazo C149/C150 → U25.2 → U25.8 → D34 → C149/C150 de **< 30 mm²** (hoy ≈ 80).
+4. **Nodo SW:** acerca **L22.1** a **D34.1** (hoy hay 10 mm entre ellos; meta ≤ 5 mm, por ejemplo girando L22 90°). Nodo SW solo en F.Cu, sin vías.
+5. **GND junto a D34.2:** ≥ 4 vías (hoy 1).
+6. **`/VEH5V` L22.2 → RS1.1:** hoy 51 mΩ con 4 vías sencillas ((170.80, 57.80), (165.40, 62.20), (164.17, 75.20), (151.00, 115.54)). A **1.5–2.0 mm** en F.Cu/B.Cu, 2–3 vías por cambio de capa.
+
+### B4. Lo mismo que en la V5.6, mismas coordenadas
+
+- **A2** sensado de RS1 (RS1, U6, Q7 y C31 están en el mismo lugar; aquí la entrada llega de L22, pero también por la vía (151.0, 115.54)).
+- **A5** `/3V3_MODEM` (aquí 54 mm a 0.5 mm, de L7.2 (141.52, 102.2) a J7.1).
+- **A7** vías en el EP de U7 · **A8** vías de 0.1 mm en `/NTC` · **A11** stackup (el cajetín de V5.7 ya dice Rev 5.7) y BOM.
+- **A12** puertos, si Leo los aprueba. Si además aprueba **D10 → SMBJ33CA**, es la misma huella SMB: no hay que mover nada.
+
+### B5. Cierre de V5.7
+
+Igual que A13, y además resalta `/24V`, `/SW_PWRIN`, `/VEH5V` y `/FB_PWRIN`: nada en In1/In2 (`/24V` en In2 a 1.0 mm se acepta si hiciera falta).
+
+```bash
+git add hbox-watchdog-v57.kicad_pcb hbox-watchdog-v57.kicad_sch hbox-watchdog-v57.kicad_pro
+git commit -m "V5.7 pasada 3: barrenos, pasada 2 replicada (BAT_PLUS/MAIN5V/SYS5V/SW3 externos), fuente U25 (EP, FB, lazo de entrada), sensado Kelvin de RS1"
+git push
+```
+
+Después: re-auditoría pad a pad, Gerber/BOM/CPL y **5 prototipos** (validación de la ECO §6) antes de las 327.
+
+## Lo que NO hay que hacer
+
+- No mover ni borrar los MH; no quitarles «No en el esquemático».
+- No mover U6, U16, U26, MOD1, J7/J8, P1–P11 ni la fila de conectores.
+- No cambiar la pasta del EP de U6 (6 ventanas, 50 %, intencional).
+- No poner piezas en la cara inferior.
+- No cambiar valores ni huellas sin que Leo lo pida (A12).
+- No editar la V5.7 hasta que la V5.6 esté en el servidor.

03-Architecture-Hardware/kicad

@@ -1 +1 @@
-Subproject commit 32905bbd71513020454da25623fbc4ce2cbb592f
+Subproject commit 15aad72e20901577aa68b4794d2fe88096f50178

CLAUDE.md

@@ -143,6 +143,20 @@ Ardusimple (€112 @ ≥50); scale = A7670SA raw (US$9.4, NTRIP-over-AT fw) or D
 Cat 1 (US$76, socket drop-in, MicroPython NTRIP on-module). Avoid -E band variants, SIM7000G
 (Telcel LTE-M provisioning risk).
 
+**Production audit V5.6 / V5.7 / v6 (2026-10-16).** None is ready to order. **V5.6** (`hbox-watchdog-v5`,
+kicad `5a93232`) is close: pass 3 of layout (~1 day) + firmware 0.7.0 (`board_v56.h`, also runs V5.7 —
+same MCU pins) + a 5-board pilot. **V5.7** (`hbox-watchdog-v57`, `a7c0116`): V5.6's pass-2 power fixes were
+not replicated (`/BAT_PLUS` on In1 at 0.5 mm again), U25 EP has 0 vias, FB divider 22 mm away; input range
+without the SD-15B = **9–32 V DC** (TVS D10 SMBJ33A is the ceiling; recommend SMBJ33CA). **v6**: PCB never
+updated from the verified schematic (70 parity diffs incl. JP2 Li-ion, R52 open) and no firmware replaces the
+4G NTRIP Master yet. Findings that apply beyond one board: the **7 V5.5 production holes** (MH5/MH6/MH4 3.2 mm,
+**MH4 at (185.2, 90.3) — 193.2 is only the old footprint anchor**; MH7/MH9/MH10 ArduSimple; MH11 clamp) were
+lost from V5.6/V5.7 by *Update PCB* → restore with `kicad/tools/t25_mounting_holes_v55.py` (board-only
+footprints); and the **LTC4040 input limit is ≈ 1 A instead of 2.5 A on V5.5/V5.6/V5.7** (VIN/CLN sense taps
+include ~19 mm of copper; fix = Kelvin to RS1 pads). D8 (identify v6 by the SC7A20) no longer works — V5.6/V5.7
+have it too. Canonical: `03-Architecture-Hardware/2026-10-16_Drogheda_Auditoria-Produccion_V5.6-V5.7-v6_ES_v1.0.md`
++ Michelle's `2026-10-16_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-3_ES.md` (site: `hardware/auditoria-produccion-16oct/`).
+
 ---
 
 ## 1. System architecture (corrected from the BOM, 2026-06-20)
@@ -218,7 +232,7 @@ these before presenting; if it breaks one, say so and propose the compliant fix.
 | `00-Project-Management` | plan, ethos, hackathon, **financials**, **handover**, client comms, Drive tooling | [[00-Project-Management/PLAN\|PLAN]] · [[00-Project-Management/Engineering-Handover\|Engineering-Handover]] · `ethos.md` · `hackathon-plan.md` · `Financials.md` · `Drive-Upload/` · `client-comms/` |
 | `01-Requirements` | what we build | `SRS.md` · `HBOX-product-spec.md` |
 | `02-Architecture-Software` | backend/software analysis, ADRs | `backend-review.md` |
-| `03-Architecture-Hardware` | HBOX/cabinet, wiring, BOM, **watchdog PCB v3** | `hardware-respec-and-pcb-brief.md` · `cabinet-electrical-bom.md` · `watchdog-schematic.md` · `watchdog-health-telemetry.md` · `firmware-review.md` · `BOM-master.md` (+§5 Block B/E/H/I parts) · **`watchdog-pcb-v3-design.md`** (schematic spec) · `watchdog-pcb-v3-bom.xlsx` · `watchdog-pcb-v3-kicad-guide.md` (KiCad→JLCPCB) · `watchdog-pcb-v3-blockdiagram.svg` · `watchdog-protoboard-bringup.md` + `watchdog-proto-bench-bringup-v3.md` · `watchdog-connections.xlsx` (PCB pin/net list; H1 DNP; +B/H/I rows) · `watchdog-connections-rationale.md` (+§7 additions 2026-07-02) · **`watchdog-electrical-design-state.md`** (CANONICAL — read first) · **`watchdog-production-schematic-delta.md`** (PROD build spec; LTC4040 §4 values) · `kicad/` — `hbox-watchdog-v3.kicad_sch` (**DEV/proto**) · `hbox-watchdog-v3-PROD.kicad_sch/.kicad_pcb` (**PRODUCTION**: ERC 0, layout started, DRC baseline) · `Drogheda-sym.kicad_sym` (MP1584EN · LTC4040EUFD · AO4406A) · `Drogheda_Conexiones-por-Bloque_Proto_v1.xlsx` (**proto assumptions ledger**) · `Guia-Conexion-Protoboard/` (LaTeX source; `modulos-pinout.tex` = visual parts catalog) → `Drogheda_Guia-Conexion-Protoboard_ES_v3.1.pdf` · **`2026-07-08_Drogheda_4G-Modem-Alternatives_v1.0.md`** (XBee 2.0 mm bridge + cheap-4G survey) · `circuitikz-wiring/` (sheet + Beamer v2.1, blocks 1–11; XBee-socket 3V3 fix 07-08; **`Drogheda_Diagrama-Unico-Proto`** = todo-en-una-hoja para verificación rápida, Modo B; v1.1 07-10 agrega XBee 20-pin obligatorios VREF(14)→VCC · ON/OFF(20)→GND · GND×4 + USB config + franja de pinouts para el técnico; HiRes-300dpi.png para TV; **v1.2 07-20**: letras G/D/S·B/C/E en todos los transistores + bloque 5b Q10+DzG 15V) · **Guía v3.1** (5b Q10+Zener · 9c pines obligatorios XBee + USB · disipadores · plano 10×10) · **lista de compras reconstruida DESDE CERO** (1 tarjeta ≈MX$2,087) · `watchdog-protoboard-BOM-3boards.xlsx` + `watchdog-LISTA-DE-COMPRAS-ES.xlsx` (proto BOMs; 07-10: +BOB-08276/PRT-08272, buck «MODEM 3.3V», breakout USB-C+cable, botón/LED módem, straps VREF/ON-OFF, surtido +220R/22k) · **`2026-07-06_Drogheda_EinarBoard-1.0-PreFab-Audit_v1.0.md`** (CLOSED — Rev 1.1 fixes) · `Assembly-BOM-Split.md` + `LCSC-search-list.md` (verified LCSC) + `JLCPCB-Order-Guide.md` (ordering runbook) · `harness-connector-pinout.md` + `Socket-Pinout-Silkscreen.md` · **`EinarBoard-Manual/`** (Rev 1.1 order-prep pack: `einarboard-manual.tex` → branded PDF · `helgen_einarboard_1.0_production_bom.xlsx` · `tools/generate_production_bom.py` + `tools/sync_bom.py` Excel→LaTeX BOM sync) — plus repo-root `scripts/prep_order_release.sh` (safe cleanup + release commit) |
+| `03-Architecture-Hardware` | HBOX/cabinet, wiring, BOM, **watchdog PCB v3** | `hardware-respec-and-pcb-brief.md` · `cabinet-electrical-bom.md` · `watchdog-schematic.md` · `watchdog-health-telemetry.md` · `firmware-review.md` · `BOM-master.md` (+§5 Block B/E/H/I parts) · **`watchdog-pcb-v3-design.md`** (schematic spec) · `watchdog-pcb-v3-bom.xlsx` · `watchdog-pcb-v3-kicad-guide.md` (KiCad→JLCPCB) · `watchdog-pcb-v3-blockdiagram.svg` · `watchdog-protoboard-bringup.md` + `watchdog-proto-bench-bringup-v3.md` · `watchdog-connections.xlsx` (PCB pin/net list; H1 DNP; +B/H/I rows) · `watchdog-connections-rationale.md` (+§7 additions 2026-07-02) · **`watchdog-electrical-design-state.md`** (CANONICAL — read first) · **`watchdog-production-schematic-delta.md`** (PROD build spec; LTC4040 §4 values) · `kicad/` — `hbox-watchdog-v3.kicad_sch` (**DEV/proto**) · `hbox-watchdog-v3-PROD.kicad_sch/.kicad_pcb` (**PRODUCTION**: ERC 0, layout started, DRC baseline) · `Drogheda-sym.kicad_sym` (MP1584EN · LTC4040EUFD · AO4406A) · `Drogheda_Conexiones-por-Bloque_Proto_v1.xlsx` (**proto assumptions ledger**) · `Guia-Conexion-Protoboard/` (LaTeX source; `modulos-pinout.tex` = visual parts catalog) → `Drogheda_Guia-Conexion-Protoboard_ES_v3.1.pdf` · **`2026-07-08_Drogheda_4G-Modem-Alternatives_v1.0.md`** (XBee 2.0 mm bridge + cheap-4G survey) · `circuitikz-wiring/` (sheet + Beamer v2.1, blocks 1–11; XBee-socket 3V3 fix 07-08; **`Drogheda_Diagrama-Unico-Proto`** = todo-en-una-hoja para verificación rápida, Modo B; v1.1 07-10 agrega XBee 20-pin obligatorios VREF(14)→VCC · ON/OFF(20)→GND · GND×4 + USB config + franja de pinouts para el técnico; HiRes-300dpi.png para TV; **v1.2 07-20**: letras G/D/S·B/C/E en todos los transistores + bloque 5b Q10+DzG 15V) · **Guía v3.1** (5b Q10+Zener · 9c pines obligatorios XBee + USB · disipadores · plano 10×10) · **lista de compras reconstruida DESDE CERO** (1 tarjeta ≈MX$2,087) · `watchdog-protoboard-BOM-3boards.xlsx` + `watchdog-LISTA-DE-COMPRAS-ES.xlsx` (proto BOMs; 07-10: +BOB-08276/PRT-08272, buck «MODEM 3.3V», breakout USB-C+cable, botón/LED módem, straps VREF/ON-OFF, surtido +220R/22k) · **`2026-07-06_Drogheda_EinarBoard-1.0-PreFab-Audit_v1.0.md`** (CLOSED — Rev 1.1 fixes) · `Assembly-BOM-Split.md` + `LCSC-search-list.md` (verified LCSC) + `JLCPCB-Order-Guide.md` (ordering runbook) · `harness-connector-pinout.md` + `Socket-Pinout-Silkscreen.md` · **`EinarBoard-Manual/`** (Rev 1.1 order-prep pack: `einarboard-manual.tex` → branded PDF · `helgen_einarboard_1.0_production_bom.xlsx` · `tools/generate_production_bom.py` + `tools/sync_bom.py` Excel→LaTeX BOM sync) — plus repo-root `scripts/prep_order_release.sh` (safe cleanup + release commit) · **`2026-10-16_Drogheda_Auditoria-Produccion_V5.6-V5.7-v6_ES_v1.0.md`** (production audit + comparison table) + `2026-10-16_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-3_ES.md` · `kicad/tools/t25_mounting_holes_v55.py` (restores the 7 V5.5 holes) |
 | `04-Source-Code` | firmware + backend repos | `firmware/` (**own git repo `hbox-firmware`**: `blackpillrtkcode_v2/` deploy · `legacy/` v1 · `docs/LOGGING-SPEC.md` v2.1) · `htracker/` · `notifications/` · `rtk-config/` |
 | `05-Analytics-Reports` | SQL views, dashboards (VERONICA/PowerBI), **observability** | `2026-06-22_Drogheda_Manual-Logs-Grafana_v1.0.pdf` (Grafana/Loki log-consultation manual) |
 | `06-Testing-Validation` | RCA, diagnostics, test evidence, **log analysis & tooling** | `RCA-2026-06-field-failures.md` · `remote-diagnostic-protocol.md` · `2026-06-20_Drogheda_Bench-Log-Analysis_v1.0.md` (rev-3) · `2026-06-20_Drogheda_GNSS-Findings-Summary.md` · `log-analysis/` (repo **`hbox-log-tools`**: `log-explorer.html` · `analyze_logs.py` · `build_dashboard.py` · `docs/manual.pdf`) |

hbox-docs

@@ -1 +1 @@
-Subproject commit 0624e2ce3be27975a94acfd2d86e26f459fad6cb
+Subproject commit aabaa2fffb3819ed3b3118f3cee1dc03d8d533fa