diff --git a/03-Architecture-Hardware/2026-10-12_Drogheda_EinarBoard-V5.7_ECO-Fuente-a-bordo_ES_v0.1.md b/03-Architecture-Hardware/2026-10-12_Drogheda_EinarBoard-V5.7_ECO-Fuente-a-bordo_ES_v0.1.md
new file mode 100644
index 0000000..d76c50a
--- /dev/null
+++ b/03-Architecture-Hardware/2026-10-12_Drogheda_EinarBoard-V5.7_ECO-Fuente-a-bordo_ES_v0.1.md
@@ -0,0 +1,113 @@
+# EinarBoard V5.7 — ECO: fuente conmutada 24 V → 5 V a bordo (sin SD-15B externa) · borrador v0.1
+
+**Fecha:** 12-oct-2026 · **Base:** V5.6 (`hbox-watchdog-v5.*` con acelerómetro y sin P12, 09-oct) · **Referencia:** bloque de entrada de la v6 (`hbox-watchdog-v6.kicad_sch` 30-sep, netlist verificada 08-oct) · **Autor:** Claude para Leo / Michelle · **Estado:** borrador para decidir alcance; no se ha tocado ningún archivo KiCad de V5.7.
+
+## 0. Qué cambia y por qué
+
+Hoy el HBOX recibe **24 V del gabinete** por el GX16 (P1) y un módulo **Mean Well SD-15B-05** dentro del HBOX lo convierte a 5 V, que entra a la tarjeta por **P2**. Los 24 V en la tarjeta solo alimentan el buck del ventilador (U2).
+
+V5.7 trae esa conversión a la tarjeta, con el mismo bloque que ya está diseñado y auditado en la v6 (U25 TPS54360B). Ventajas concretas:
+
+| | Hoy (V5.6) | V5.7 |
+|---|---|---|
+| Módulos en el HBOX | tarjeta + SD-15B + paquete | tarjeta + paquete — **el hueco del SD-15B queda para el paquete 26650 LFP** |
+| Cable interno 5 V (SD-15B → P2) | sí — el cruce de GX16/arnés destruyó la V5-006 | no; un solo par 24 V + ignición en el GX16 |
+| Riel 5 V | 5.3 V ajustado a mano con el potenciómetro del SD-15B; 5.57 V y 5.7 V medidos en campo (fuera de rango del LTC4040) | **5.32 V fijos** por divisor (R121/R122), sin ajuste |
+| Plegado de la fuente con el cargador (incidente 10-ago) | mitigado por RS1 10 mΩ en V5.6 | igual; además el buck tiene límite de corriente propio |
+| Costo | ~US$12 el SD-15B + conector + cable | ~US$4 en partes LCSC |
+| Calor dentro del HBOX | SD-15B (~82 % eficiencia) | buck síncrono-no (~88–90 %): ~0.3 W menos |
+
+Lo que **no** cambia: LTC4040 y paquete, RS1/R50/R55 de V5.6, modem buck U7, MCU, puertos, contorno 140 × 100 mm.
+
+## 1. Bloque a copiar de la v6 (valores verificados en la netlist v6)
+
+```
+P1 GX16 pin 1 (24V_IN) ─ F2 fusible NANO2 3 A en portafusible ─ VIN_FUSED ─ D10 SMBJ33A a GND
+   ─ Q10 IRFR5305 (polaridad inversa; DzG1 15 V + Rrp1 10 k en compuerta, ya existen) ─ VIN_PROT
+VIN_PROT: C149, C150 2.2 µF/100 V 1210 · C151 100 µF/50 V 8×10 · D32 SMCJ33A
+U25 TPS54360B (HSOP-8 EP): VIN=VIN_PROT · EN flotante (R124/R125 DNP → UVLO interno)
+   RT/CLK R120 162 k → f ≈ 600 kHz · BOOT C152 100 nF a SW
+   SW ─ D34 B560C (SMC) a GND ─ L22 10 µH ─ VEH5V
+   FB: R121 57.6 k (VEH5V) / R122 10.2 k (GND) → 0.8 V × (1 + 57.6/10.2) = 5.32 V
+   COMP: R123 13 k + C155 6.8 nF a GND, C156 39 pF a GND
+VEH5V: C153, C154 47 µF/16 V 1210 (+ C78 220 µF polímero, C30, C31 que ya están)
+```
+
+| Ref (v6) | Parte | Huella | LCSC | Nota V5.7 |
+|---|---|---|---|---|
+| U25 | TPS54360BDDAR | SO-8 EP (igual que U7/U20 de v6) | C524806 | 3.5 A continuos, 60 V entrada. Ver §3 corriente. |
+| L22 | 10 µH SRP1265A | 12.5 × 13.5 mm | C840531 | Isat 11 A. Si falta espacio: 10 µH ≥ 4.5 A Isat en 10 × 10 mm; **no** la 8 × 8 MWSA0804S (rizo 0.7 A p-p + 3.2 A pico la deja sin margen). |
+| D34 | B560C | SMC | C85100 | Diodo de recirculación: ~1 W a 2.8 A → SMC con cobre, no SMA. |
+| D32 | SMCJ33A | SMC | C699039 | TVS tras el FET; D10 SMBJ33A queda antes. |
+| F2 + fusible | portafusible NANO2 + 0154002.DR 2 A (v6) | Littelfuse 154 | C206912 / C206910 | Para V5.7 con cargador + ventilador: fusible **3 A** (0154003.DR). |
+| C149, C150 | 2.2 µF/100 V | 1210 | C153036 | |
+| C151 | 100 µF/50 V | electrolítico 8 × 10 | C116241 | |
+| C152 | 100 nF | 0603 | C14663 | |
+| C153, C154 | 47 µF/16 V | 1210 | C5440143 | |
+| C155 | 6.8 nF | 0402 | C1542 | |
+| C156 | 39 pF | 0402 | C1563 | |
+| R120 | 162 k 1 % | 0603 | C165760 | |
+| R121 / R122 | 57.6 k / 10.2 k 1 % | 0603 | C23082 / C22772 | 5.32 V |
+| R123 | 13 k | 0603 | C22797 | |
+| R124 / R125 | 523 k / 84.5 k | 0603 | — | **DNP** (UVLO interno 4.3 V). Poblar solo si se quiere apagar bajo ~15 V. |
+
+## 2. Qué sale de la V5.6
+
+| Sale | Por qué |
+|---|---|
+| **P2** (JST-XH 2, entrada 5 V) | Ya no hay 5 V externo. Opción: dejar la huella como entrada de banco (v6 la conserva). Recomendación: **quitarla**, el banco usa P1 con 24 V. |
+| **U2 MP1584 + L2 + C10/C11/C22/C23 + Cbst1 + Dbk1 + R20/R21 + Rcomp1 + Rfreq1 + Ren1/Ren2** (buck del ventilador, 17 piezas) | El ventilador pasa a VEH5V por JP1 (ya existe, 0 Ω) — decisión tomada en la v6. Libera la franja x 179–195 / y 50–72 mm, que es donde entra el buck nuevo. |
+| **D2** SS34 (recirculación del ventilador) y Q2 | Se quedan (el ventilador sigue conmutado por PA6). |
+| SD-15B-05, su cable y el pin 5 V del arnés | Fuera del HBOX y de la BOM mecánica. |
+
+Netas: `/24V` desaparece (U2 era su único consumidor); `/24V_IN` → F2 → `/VIN_FUSED` → Q10 → `/VIN_PROT` → U25 → `/VEH5V`.
+
+## 3. Corriente y térmico
+
+- Todo lo que cuelga del LTC4040 (etapa, módem, cargador, lógica) pasa por **RS1 10 mΩ → límite 2.5 A**. El ventilador (≤ 0.3 A) cuelga de VEH5V antes de RS1. **Carga continua máxima del buck ≈ 2.8 A** < 3.5 A del TPS54360B. Las ráfagas LTE (2 A, ms) las absorben C78 220 µF + C153/C154.
+- Si en el banco el buck entra en límite de corriente con el cargador a 1.4 A + ventilador, el **TPS54560B** (5 A) es el mismo encapsulado y pinout: cambio de BOM, no de layout. Dejarlo anotado en el esquemático.
+- Disipación a 2.8 A / 24 V: U25 ≈ 0.6 W, D34 ≈ 1.1 W, L ≈ 0.2 W. EP de U25 con ≥ 6 vías a In1; D34 con ≥ 1 cm² de cobre en el cátodo. **Aplica la regla DFM del LTC4040**: pasta del EP al 50 %, vías rellenas y tapadas (ya es regla de pedido).
+- 24 V del gabinete es regulado (DDR-60G-24); la entrada real es 18–36 V. D10 + D32 cubren transitorios; el FET Q10 la polaridad.
+
+## 4. Espacio en la tarjeta (el problema real)
+
+- Lo que libera: franja del buck del ventilador (~15 × 22 mm, borde derecho), P2 (6 × 8 mm, arriba a la izquierda), P12/R42/C24 (ya liberado en V5.6).
+- Lo que necesita el bloque: ~22 × 26 mm (U25 + L 12.5 mm + 2 × 1210 + elco 8 mm + SMC × 2 + portafusible 12 × 5 mm).
+- **No cabe en la franja sola.** Opciones, en orden:
+  1. Inductor 10 × 10 y elco 6.3 × 7.7 (C151 → 100 µF/50 V 6.3 × 11 o 2 × 47 µF/50 V 1210): el bloque baja a ~18 × 22 mm y cabe en la franja + lo que hay junto a P1/Q10 (x 175–198, y 115–130) si se mueven D10/Q10 al nuevo flujo.
+  2. Portafusible fuera de la tarjeta (el gabinete ya tiene portafusible en el riel DIN): quitar F2 y ganar 12 × 5 mm. Decisión de Leo.
+  3. **Cara inferior.** B.Cu solo tiene MOD1 (zócalo UNO). Montar el bloque abajo da todo el espacio, pero: ensamble a dos caras en JLC (costo), altura bajo la tarjeta en el HBOX (verificar con el respaldo mecánico), y el inductor queda del lado opuesto al plano de masa. Última opción.
+- Mientras no se resuelva el espacio, **no mover nada más**: V5.7 es exactamente V5.6 + este bloque − U2 − P2.
+
+## 5. Firmware
+
+- Ninguna línea nueva al MCU. `5V_SENSE` (PA4) sigue leyendo VEH5V. El umbral del gobernador (4.90 V) queda 0.42 V por debajo de 5.32 V; con V5.5 era la razón de los cortes en H0027.
+- Opcional: `PG`/`PGOOD` no existe en el TPS54360B; no hay señal nueva.
+- `board_v57.h` = `board_v56.h`. El ventilador ya es PWM por PA6/Q2 desde 5 V; quitar la política «ventilador solo con 24 V» del firmware (en batería el ventilador queda apagado por software, como hoy).
+
+## 6. Validación del primer lote V5.7
+
+1. Entrada 18, 24 y 36 V sin carga y con 2.8 A: VEH5V 5.32 ± 0.1 V, rizo < 50 mV.
+2. Arranque con el paquete a 3.0 V y el cargador habilitado: sin oscilación entre buck y LTC4040 (observar VEH5V con el osciloscopio durante `CARGA ON`).
+3. Ráfaga LTE con cargador a 1.4 A: VEH5V no baja de 5.05 V (umbral de arranque del gobernador) → `cortes=0` en 2 h.
+4. Térmico: U25, D34 y L a 2.8 A durante 1 h en caja cerrada a 45 °C; ninguno > 100 °C.
+5. Polaridad inversa en P1 (−24 V, 10 s): nada se daña; D10/D32 no conducen en operación normal.
+6. Fusible: cortocircuito en VEH5V abre F2 antes de que falle Q10/U25.
+
+## 7. Decisiones pendientes (Leo)
+
+1. ¿Quitar P2 o dejarla DNP como entrada de banco?
+2. ¿Fusible en tarjeta (F2) o solo el del gabinete?
+3. ¿Se acepta montar el bloque en la cara inferior si no cabe arriba?
+4. ¿V5.7 se ordena junto con V5.6 (dos versiones en una tanda) o después del banco de V5.6? Recomendación: **después** — V5.6 prueba el módem en batería y el ciclo de 10 min; V5.7 solo cambia la entrada.
+5. Mecánica del HBOX: el hueco del SD-15B pasa al paquete 26650 → nueva pieza impresa.
+
+## 8. Plan de trabajo
+
+| Paso | Quién | Qué |
+|---|---|---|
+| 1 | Leo | Decisiones §7. |
+| 2 | Claude | Esquemático V5.7 por script sobre V5.6 (copia `hbox-watchdog-v57.*`? → **no**: misma regla que V5.6, se edita `hbox-watchdog-v5.*` en sitio con tag `v5.6-as-ordered` antes). Bloque U25 copiado de v6 con las mismas refs; quitar U2 y P2; ERC 0; diff de netlist = solo lo previsto. |
+| 3 | Michelle | Update PCB; retirar el buck del ventilador; colocar el bloque (§4); polígonos SW/VEH5V; DRC 0; paridad 0. |
+| 4 | Claude | Auditoría pad a pad + BOM/CPL; regla DFM U6/U25. |
+| 5 | Leo | Pedido (5 prototipos primero). |
diff --git a/03-Architecture-Hardware/2026-10-12_Drogheda_Instrucciones-Michelle_V5.6-Layout-Final_ES.md b/03-Architecture-Hardware/2026-10-12_Drogheda_Instrucciones-Michelle_V5.6-Layout-Final_ES.md
new file mode 100644
index 0000000..bc4d997
--- /dev/null
+++ b/03-Architecture-Hardware/2026-10-12_Drogheda_Instrucciones-Michelle_V5.6-Layout-Final_ES.md
@@ -0,0 +1,49 @@
+# Instrucciones para Michelle — V5.6 layout final (acelerómetro, sin P12, pendientes) · 12-oct-2026
+
+Repositorio: Gitea `Helgen-Services/HBox_PCB`, rama `main`, commit `7ceba18` (09-oct). El esquemático ya trae los cambios; el PCB no. Leo cierra KiCad en su Mac antes de que empieces y no toca `hbox-watchdog-v5.*` hasta que hagas push.
+
+## 0. Antes de empezar
+```
+git pull --ff-only
+```
+Si falla, no fuerces nada: avísale a Leo. Abre `hbox-watchdog-v5.kicad_pro` en KiCad 10.
+
+## 1. Update PCB from Schematic (F8)
+Marca **«Eliminar huellas sin símbolo»**. Deja **sin marcar** «Reemplazar huellas». La lista de cambios debe ser exactamente:
+- **Agrega:** U26 (LGA-12 2×2), C126, C127 (0603), C128 (0805).
+- **Quita:** P12, R42, C24.
+Si aparece cualquier otra cosa, cancela y manda captura.
+
+## 2. Limpieza
+Herramientas → **Limpiar pistas y vías** → marca solo «Eliminar pistas sin conexión en un extremo». Quita las pistas que quedaron de P12/R42/C24 (zona x 181 / y 45, junto a P4) y la vía suelta de `/24V` en **(182.9, 60.3)**.
+
+## 3. Acelerómetro U26
+- Colócalo en **≈ (124.5, 84.5)**, cara superior (la tarjeta sigue siendo de una sola cara de ensamble). Ese punto está libre, a 16 mm del pin PB9 y a 10 mm de las pistas I²C.
+- **C126** pegado al pin 7 (VDD) y **C127** pegado al pin 3 (VDDIO), ≤ 2 mm; **C128** (10 µF) junto a ellos.
+- Pistas 0.25 mm: `I2C_SDA` (pin 2) y `I2C_SCL` (pin 12) a las pistas del bus más cercanas; `3V3` con vía al plano In2; `GND` a la colada superior; `ACC_INT1` (pin 5) a U16 pin 62 (PB9). Pines 4, 6 y 11 quedan sin conexión.
+- Orientación: punto del pin 1 según la serigrafía de la huella; luego compara con la vista previa de JLC.
+
+## 4. `NTC_CELL` fuera de In1
+Dos segmentos de `/NTC_CELL` van por **In1 (plano de masa)**: (114.4, 52.2)→(119.2, 52.2) y (119.2, 52.2)→(123.0, 56.0). Selecciónalos → E → capa **B.Cu** (ahí no hay nada). In1 debe quedar sin pistas bajo el MCU.
+
+## 5. Marcado V5.6
+- Serigrafía: «HBOX v5 - 2026-08» → **«HBOX V5.6 - 2026-10»**; «EINARBoard 4.0» → **«EINARBoard V5.6»**.
+- Archivo → Ajustes de página, en PCB **y** en esquemático: Rev **5.6**, fecha de hoy.
+
+## 6. Zonas, DRC y paridad
+- **B** (rellenar zonas). El plano 3V3 de In2 debe quedar en una sola pieza.
+- Inspeccionar → DRC con **«Rellenar zonas»** y **«Comprobar paridad con el esquemático»**. Meta: **0 sin conectar, 0 errores de paridad, 0 pistas colgadas**. Los 3 avisos de los agujeros MH7/MH9/MH10 dentro del courtyard de MOD1 son normales (agujeros del shield UNO): clic derecho → Excluir.
+- No cambies ancho de pistas ni muevas otros componentes: lo del cobre del boost (SW_BAT/BAT_PLUS) se decide después de la prueba térmica, no en esta pasada.
+
+## 7. Guardar, commit y push
+```
+git add hbox-watchdog-v5.kicad_pcb hbox-watchdog-v5.kicad_sch hbox-watchdog-v5.kicad_pro
+git commit -m "V5.6 layout: U26 acelerometro, sin P12/R42/C24, NTC_CELL fuera de In1, marcado V5.6, limpieza"
+git push
+```
+Avísale a Leo con el hash. Claude revisa pad por pad contra la netlist antes de generar Gerbers.
+
+## Lo que NO hay que hacer
+- No muevas U4 (ya está junto a L6), ni D19, ni U18.
+- No cambies la pasta del EP de U6 (ya está al 50 %, es intencional).
+- No uses la cara inferior.
diff --git a/03-Architecture-Hardware/kicad b/03-Architecture-Hardware/kicad
index 61797b8..7ceba18 160000
--- a/03-Architecture-Hardware/kicad
+++ b/03-Architecture-Hardware/kicad
@@ -1 +1 @@
-Subproject commit 61797b880840943ae92d8975a9a66b8a3d3cee80
+Subproject commit 7ceba1885157f82cd2c829deab0337785b6f67ed