diff --git a/03-Architecture-Hardware/2026-10-19_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-4_ES.md b/03-Architecture-Hardware/2026-10-19_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-4_ES.md index 704b2df..371e9a1 100644 --- a/03-Architecture-Hardware/2026-10-19_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-4_ES.md +++ b/03-Architecture-Hardware/2026-10-19_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-4_ES.md @@ -5,7 +5,7 @@ project: Project Drogheda author: Helgen Technologies date: 2026-10-19 version: 1.0 -status: ACTIVO — sustituye lo pendiente de la pasada 3 (16-oct) · empieza después de que Leo suba T30 +status: ACTIVO — sustituye lo pendiente de la pasada 3 (16-oct) · T30 subido (7650b96) · 19-oct tarde: prioridades de la parte A en la clasificación de la V5.6 (nuevo A-0, C129) audience: Michelle (layout), Leo --- @@ -80,6 +80,12 @@ Michelle, después del aviso de Leo: `git pull --ff-only` y empiezas con la part ## Parte A — V5.6 (`hbox-watchdog-v5`, ≈ 1 h) +!!! danger "Prioridades de la parte A (19-oct, tarde)" + - **Primero, A-0 — C129 junto a VSYS de U6 (crítico, nuevo):** un 10 µF 0603 pegado a los pines 1/24, con su vía a GND, reacomodando `/PROG`, `/CLPROG_TP` y `/CHRG_EN`. [Paso a paso](v56-clasificacion-19oct.md#1-paso-a-paso-c129-junto-a-vsys). + - **Regresar** las 2 vías de T30 junto a (144.1, 98.05) en `/MAIN5V` y dejar `/3V3_MODEM` sin vías sencillas: se perdieron en el guardado de las 18:59. + - **A-1:** si L7 no cabe más cerca de U7, se queda; lo que sí: quitar la rama de Dbk2. + - Qué es crítico y qué se puede quedar, punto por punto: [**▶ clasificación de la V5.6**](v56-clasificacion-19oct.md). + ### A-1. L7 junto a U7, y Dbk2 Hoy **L7.1** (139.0, 107.1) está a 7.1 mm de **U7.8** (141.87, 115.89) y el nodo SW corre 13 mm a 0.7 mm. Además, de L7.1 sale una rama de **18 mm** hasta **Dbk2** (141.8, 93.4), que no se monta (U7 es síncrono): es una antena de conmutación. diff --git a/03-Architecture-Hardware/2026-10-19_Drogheda_Re-Auditoria_V5.6-V5.7-v6_ES_v1.0.md b/03-Architecture-Hardware/2026-10-19_Drogheda_Re-Auditoria_V5.6-V5.7-v6_ES_v1.0.md index 9098ea2..6d0bc6d 100644 --- a/03-Architecture-Hardware/2026-10-19_Drogheda_Re-Auditoria_V5.6-V5.7-v6_ES_v1.0.md +++ b/03-Architecture-Hardware/2026-10-19_Drogheda_Re-Auditoria_V5.6-V5.7-v6_ES_v1.0.md @@ -5,7 +5,7 @@ project: Project Drogheda author: Helgen Technologies (auditoría: Claude; revisión: Leo) date: 2026-10-19 version: 1.0 -status: ACTIVO — re-auditoría sobre HBox_PCB 4f4681f (pasada 3 de Michelle + arreglo del merge) · para V5.6 y V5.7 sustituye el veredicto del 16-oct; la v6 sigue con su auditoría del 16-oct y el plan de fines de semana (rev. 1.1) +status: ACTIVO — re-auditoría sobre HBox_PCB 4f4681f (pasada 3 de Michelle + arreglo del merge) · actualización 19-oct tarde: falta C129 en VSYS de U6 (ver la clasificación de la V5.6) · para V5.6 y V5.7 sustituye el veredicto del 16-oct; la v6 sigue con su auditoría del 16-oct y el plan de fines de semana (rev. 1.1) audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM) --- @@ -37,6 +37,11 @@ audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana ≈ **½ día de Michelle** después de T30, y luego los **5 prototipos**. - **v6 — sin avance en los bloqueantes.** El commit del sábado solo agregó 15 vías de tierra. Los 8 bloqueantes del 16-oct siguen abiertos. T25 y T28 siguen aplicando sin cambios (probado hoy en una copia). El plan de fines de semana se recorre una semana: **24–25 oct y 31 oct–1 nov; pedido del piloto ≈ 2-nov** ([plan rev. 1.1](v6-plan-fines-de-semana.md)). +!!! warning "Actualización 19-oct (tarde): a la V5.6 le falta un punto crítico" + Al revisar el archivo de trabajo de las 18:59 apareció uno que esta re-auditoría no tenía: **U6 (LTC4040) no tiene capacitor en sus pines VSYS**. El más cercano, C34, está a 11.5 mm. Viene así desde la V5.5. + + A la «hora de Michelle» hay que sumarle **C129**: un 10 µF 0603 junto a los pines 1/24, sin mover piezas, reacomodando 3 pistas delgadas. Clasificación completa de lo que queda: [**▶ V5.6 — qué es crítico y qué se puede quedar**](v56-clasificacion-19oct.md). + !!! success "T30 — script listo y probado (V5.6 y V5.7)" `kicad/tools/t30_v56_v57_mecanicos.py` hace todo lo mecánico que quedaba: diff --git a/03-Architecture-Hardware/2026-10-19_Drogheda_V5.6_Clasificacion-Criticos_ES_v1.0.md b/03-Architecture-Hardware/2026-10-19_Drogheda_V5.6_Clasificacion-Criticos_ES_v1.0.md new file mode 100644 index 0000000..eeb5b9a --- /dev/null +++ b/03-Architecture-Hardware/2026-10-19_Drogheda_V5.6_Clasificacion-Criticos_ES_v1.0.md @@ -0,0 +1,118 @@ +--- +title: "V5.6 — qué es crítico y qué se puede quedar (19-oct-2026, tarde)" +tags: [project-drogheda, hardware, hbox, einarboard, v5.6, layout, auditoria, ltc4040, vsys, prioridades] +project: Project Drogheda +author: Helgen Technologies (revisión: Claude; pregunta: Leo) +date: 2026-10-19 +version: 1.0 +status: ACTIVO — clasificación del archivo de trabajo de V5.6 del 19-oct 18:59 (sobre T30, `7650b96`, sin subir) · fija las prioridades de la pasada 4, parte A +audience: Leo, Michelle (layout), Jesús (banco) +--- + +# V5.6 — qué es crítico y qué se puede quedar · 19-oct-2026 (tarde) + +**La pregunta (Leo, 19-oct 18:59):** «Las tolerancias están muy justas y ya cuesta mover piezas: clasifica qué es crítico y qué pasa si se queda como está.» + +**Archivo revisado:** `hbox-watchdog-v5.kicad_pcb` guardado a las 18:59 en la Mac de Leo, sin subir, sobre T30 (`7650b96`). Ese guardado mueve L7 y la red de compensación de U7, ensancha la salida VSYS de U6 y re-rutea `/3V3_MODEM`, `/MAIN5V`, `/SYS5V`, `/VEH5V` y algunas señales. + +- **DRC (KiCad 10.0.4, zonas rellenadas, paridad):** 3 errores (MH7/MH9/MH10 dentro de MOD1, por diseño), 0 sin conectar y 2 avisos nuevos: una vía y un tramo colgando. +- **ERC:** sin cambios. + +!!! danger "Un solo punto crítico, y es nuevo: U6 (LTC4040) no tiene capacitor en VSYS" + Los pines VSYS de U6 (1 y 24) no tienen capacitor cerca: + + - el más cercano es **C34 (10 µF), a 11.5 mm**; + - **C32 y C33 (47 µF)** están a 15 mm; + - los tres quedan del otro lado de vías. + + La hoja de datos del LTC4040 pone este capacitor **por encima de todo lo demás** en el layout, porque por VSYS y GND cierra el único lazo de alta frecuencia: el cargador conmuta a 2.25 MHz y el respaldo (boost) a 1.125 MHz. + + Viene así desde la V5.5 y no lo marcó ninguna de las auditorías del 13, 16 y 19-oct. + + **Arreglo:** un capacitor de 10 µF 0603 pegado a los pines 1/24 (C129). No se mueve ninguna pieza; solo se reacomodan tres pistas delgadas ([abajo](#1-paso-a-paso-c129-junto-a-vsys)). + +!!! tip "Lo demás" + - **Dos regresiones del guardado de hoy (5 min cada una, sin mover piezas):** + - se borraron las 2 vías de T30 junto a (144.1, 98.05), y toda la carga de P11 pasa otra vez por una sola vía; + - `/3V3_MODEM` ahora baja a B.Cu con 2 vías sencillas. + - **Bien hecho hoy:** la salida VSYS de U6 ya tiene pistas de 0.75 mm y 2 vías (A-2). + - **El resto puede quedar para el piloto** y se mide en el banco. + +![V5.6: qué es crítico y qué se puede quedar](img/2026-10-19_Drogheda_V5.6-Clasificacion-Criticos_v1.0.png) + +## Clasificación + +Clases: + +- 🔴 **crítico:** se corrige antes del piloto; +- 🟠 **corregir:** es fácil y no mueve piezas; +- 🟡 **se puede quedar:** se mide en el piloto y se decide antes de las 108; +- ⚪ **trámite:** se resuelve antes de generar los Gerber. + +| # | Qué | Qué pasa si se queda así | Clase | Arreglo mínimo | +|---|---|---|---|---| +| 1 | **U6 sin capacitor en VSYS** (pines 1/24). El más cercano, C34, está a 11.5 mm del otro lado de vías. | El lazo del cargador y del boost cierra por 11–15 mm de cobre. Eso da picos y zumbido en VSYS, que trabaja a ≈ 5 V con un máximo absoluto de 6 V; más ruido en todo el bloque; y un boost más débil cuando arranca o transmite el módem en batería, que es el ciclo de 10 s que la V5.6 tiene que pasar. La V5.5 funciona así en respaldo continuo, pero nunca se probó ciclando. | 🔴 Crítico | C129 de 10 µF 0603 junto a los pines; reacomodar `/PROG`, `/CLPROG_TP` y `/CHRG_EN` ([paso a paso](#1-paso-a-paso-c129-junto-a-vsys)) | +| 2 | `/MAIN5V`: vía sencilla en (144.1, 98.05), camino a P11. **Regresión de hoy:** se borraron las 2 vías de T30 en (145.15, 97.6) y (146.15, 97.6). | Toda la carga de SYS5V (buck del módem, Ethernet, ArduSimple, MCU) pasa por una vía de 0.3 mm. Eléctricamente aguanta (≈ 1.5 mΩ, unos mW), pero no hay respaldo: si esa vía sale mal de fábrica, la unidad se queda sin 5 V. | 🟠 Corregir | Regresar las 2 vías (o 1 más), unidas en F.Cu y B.Cu | +| 3 | `/3V3_MODEM` (L7.2 → J7) ahora baja 8.9 mm a B.Cu con 2 vías sencillas, en (139.03, 97.61) y (136.76, 105.57). **Regresión de hoy.** | +5 mΩ: ≈ 11 mV más de caída en los picos de 2 A del módem, y 2 puntos sin respaldo en su alimentación. | 🟠 Corregir | Una 2.ª vía en cada cambio de capa, o regresar la pista a F.Cu como la dejó T30 | +| 4 | Rama de **18.7 mm** del nodo SW de U7 hasta Dbk2, que no se monta. | Es una antena sin terminar: la mitad del cobre del nodo SW (36 mm² en total). No rompe nada, pero mete ruido junto al ArduSimple y al módem. | 🟠 Corregir | Quitar Dbk2 del esquemático y borrar la rama: U7 es síncrono y no lo necesita. **No se mueve nada.** Si se quiere conservar la opción de montarlo, ponerlo junto a L7.1 (D-19-2). | +| 5 | L7.1 a **8.8 mm** de U7.8 (con T30 estaba a 7.1); el nodo SW mide 13 mm a 0.7 mm. | Ruido moderado: U7 conmuta 5 V, no 24 V. El movimiento de hoy no acortó el nodo. | 🟡 Se puede quedar | No alejarla más. Si el cambio de hoy fue solo de prueba, L7 puede regresar a donde la dejó T30. | +| 6 | `/VEH5V`: 2 vías sencillas con toda la entrada, en (162.6, 113.02) y (151.0, 115.54). La vía nueva de (163.65, 113.46) quedó colgando. | Hasta 2.5 A por una vía de 0.3 mm: ≈ 9 mW, no se calienta. El riesgo es que no hay respaldo en la entrada. | 🟠 Conviene, fácil | Unir la vía nueva con la pista de 1.0 mm en F.Cu y en B.Cu, y queda resuelto (162.6, 113.02). La de RS1 (151.0, 115.54) se queda: zona de T27. | +| 7 | U7.2 (VIN del buck del módem): su vía sencilla (141.16, 108.69) queda dentro del lazo de entrada, porque C121/C119 están a 3–5 mm del otro lado. El nodo FB mide 22 mm. Hoy además se alejaron 2.7 mm la compensación y el RT. | Más zumbido en el nodo SW y en el riel del módem. No daña a U7 (soporta 40 V). | 🟡 Se puede quedar | No alejar más Rcomp2/Ccomp2/C123/Rfreq2. Si cabe: 2.ª vía junto a U7.2, o un 100 nF 0402 entre U7.2 y GND. | +| 8 | **Heredado de la V5.5:** L6 a 11.7 mm de los SW de U6; L8 a 35 mm de U12 (Ethernet) con D11 a 7.5 mm; Dbk1 a 18 mm y L2 a 11 mm de U2 (ventilador, 24 V). | Ruido y algo de zumbido en esos nodos SW. Las 15 V5.5 funcionan así. Mover esas piezas es mucho trabajo y no se justifica sin medir. | 🟡 Se queda | Medirlo en el piloto ([abajo](#que-medir-en-el-piloto)) | +| 9 | Clase HV24 (`/24V`, `/IGN_IN` y `/Q10_GATE` sin la `/` en los patrones): [re-auditoría §5.4](re-auditoria-19oct.md#54-la-clase-hv24-no-se-aplica-v56-y-v57). | 12 pads expuestos a 0.15 mm del relleno de GND. Es confiabilidad a largo plazo (humedad, salinidad), no falla inmediata. | 🟡 Piloto así | Antes de las 108: patrones y 0.4 mm en capas externas (≈ 1 h) | +| 10 | Puertos (D-19-1): U32, D39, R147… | Sin U32, el RS-485 ocupa el bus desde que se energiza. | Decisión de Leo | [Re-auditoría §7](re-auditoria-19oct.md#7-decisiones-para-leo) | +| — | Vía colgando en (163.65, 113.46) (ver 6), tramo de 0.01 mm de `/RS485_B` en (136.59, 108.89), y las 3 infracciones de MH7/MH9/MH10. | El DRC no sale limpio. | ⚪ Trámite | Borrar o conectar; excluir MH7/MH9/MH10 (2 min) | + +**Se queda como está** (revisado, sin riesgo práctico): + +- `/BAT_PLUS` hacia U6.23/C35: 3 vías sencillas, pero es la rama de medición de BAT (casi sin corriente). El camino de potencia P4 → L6 no tiene vías sencillas. +- `/SYS5V` hacia U12 (≈ 0.2 A), `/SW_IN` por In2 (ArduSimple, ≈ 0.3 A), ramas de `/24V` del ventilador (≈ 50 mA) y las vías sencillas de `/3V3` y `/3V3_ETH`: corrientes bajas. +- Señales bajo el nodo SW de U7 (`/CHRG_STAT` y otras en In2/B.Cu): las tapa el plano de GND de In1. `/IGN_IN` en In1 queda acoplado con ≈ 0.14 pF, que el filtro de ignición absorbe. +- EP de U6: pasta al 50 % y 3 vías. En el pedido van *Epoxy Filled & Capped* y rayos X en U6 (regla DFM del 8-oct). +- El 10 nF con dos códigos y los avisos de serigrafía: limpieza de BOM y estética. + +**Ya quedó bien:** salida VSYS de U6 (0.75 mm, 2 vías), sensado Kelvin de RS1, `/BAT_PLUS` sin vías sencillas, EP de U7 (4 vías), barrenos y todo lo de T30. + +## 1. Paso a paso: C129 junto a VSYS + +El lugar está marcado en rojo punteado en el panel derecho de la figura de arriba. + +1. **Esquemático** (hoja del cargador, junto a U6): agregar **C129 = 10 µF 0603 X5R 10 V**, LCSC **C19702** (básico de JLC), entre `/MAIN5V` y GND. Lo hace Leo, o Claude por script si Leo lo pide. Después, *Actualizar PCB*. +2. **Colocación:** C129 en vertical en **≈ (153.07, 111.95)**, a la izquierda de la esquina de los pines 1/24 de U6. + - Pad de `/MAIN5V` arriba, en ≈ (153.07, 111.18): queda a 0.5 mm de U6.1 y pegado a la vía (153.19, 110.88). Únelo a la pista de 0.75 mm de U6.1/U6.24. + - Pad de GND abajo, en ≈ (153.07, 112.73): 1–2 vías a GND a ≤ 0.5 mm del pad, para bajar directo al plano. +3. **Reacomodar 3 pistas** que hoy pasan justo ahí: `/PROG` (U6.2 → R50), `/CLPROG_TP` (U6.3 → TP1) y `/CHRG_EN` (U6.4 → MCU, U16.41). Son señales casi sin corriente: + - bájalas a B.Cu en cuanto salgan de U6, o rodea el capacitor por abajo; + - con 0.25 mm alcanza; + - `/PROG` y `/CLPROG_TP` son analógicas (fijan y miden la corriente de carga): que queden cortas y lejos de `/SW_BAT`. +4. **No mover:** U6, C35, RS1, Q7 ni los **hilos Kelvin de RS1** (`/VEH5V` y `/VIN_SW` de 0.25 mm). Tampoco toques la pasta del EP de U6. +5. **Cierre:** + - B (rellenar zonas) y DRC con «Rellenar zonas» y «Comprobar paridad»: 0 sin conectar, solo los errores de MOD1. + - Commit y push, y avisar a Claude con el hash. + +**Si de plano no cabe:** se puede poner C129 en la cara inferior, justo debajo de la esquina 1/24. Eso obliga a pedir ensamble por las dos caras (más caro: hoy no hay piezas montadas abajo). La última opción es pedir el piloto sin C129 y hacer obligatoria la medición de VSYS del banco (abajo). Si esa medición falla, se corrige antes de las 108. + +## Qué medir en el piloto + +Para lo que se queda (5, 7, 8) y para confirmar el 1. Usa punta corta con resorte de tierra y la unidad completa (módem y ArduSimple conectados). + +| Qué | Dónde | Pasa si | +|---|---|---| +| VSYS al cargar a corriente máxima y en respaldo con el módem transmitiendo | U6.1 contra el EP | picos < 5.8 V, sin oscilación | +| Riel del módem en ráfagas de transmisión | J7.1 | caída < 150 mV y sin reinicios del módem en 20 ciclos de 10 s | +| GNSS con el módem transmitiendo y apagado | C/N0 promedio en u-center | diferencia < 2 dB | +| Nodos SW de U6, U7, U12 y U2 | sonda de campo cercano | sin picos nuevos contra una V5.5 en la misma mesa | +| Vías de entrada (162.6, 113.02) y (151.0, 115.54) | cámara térmica, 2.5 A | < 10 °C sobre la tarjeta | + +## Cómo se hizo + +- **Archivo:** se copió el `.kicad_pcb` de las 18:59 y se comparó por UUID contra `7650b96` (T30). Se encontraron 21 huellas cambiadas (L7, la red de compensación de U7, y JP/TP re-guardados por KiCad), 142 tramos nuevos, 129 borrados y 5 vías nuevas por 4 borradas. +- **DRC y ERC:** KiCad 10.0.4 en una copia, con zonas rellenadas y paridad. +- **Medidas:** script propio sobre el cobre rellenado: + - vías de corte por red de potencia; + - caminos en serie con su resistencia (1 oz exterior, 0.5 oz interior); + - distancia de cada convertidor (U6, U7, U12, U2) a sus capacitores de entrada, inductor y diodo; + - si esa unión es directa en F.Cu o pasa por vías. +- **Historia:** las mismas medidas sobre `v5.5-as-fabbed`, `5a93232`, `f65c830` y `7650b96`. Los puntos 1 y 8 son idénticos desde la V5.5. +- **Lugar para C129:** búsqueda en rejilla de 0.1 mm alrededor de la esquina 1/24 de U6, para 0603 y 0805. Se descartaron las posiciones que pisan el courtyard de otra pieza o quedan a < 0.2 mm de cobre ajeno. Ningún lugar a ≤ 3 mm sale libre sin tocar pistas; el mejor solo choca con las 3 señales del paso 3. +- **Hoja de datos:** LTC4040 (Analog Devices, rev. B): sección *PCB Layout Guidelines* y capacitor de VSYS (mínimo 100 µF cerámicos en total; el de los pines, primero). diff --git a/03-Architecture-Hardware/img/2026-10-19_Drogheda_V5.6-Clasificacion-Criticos_v1.0.png b/03-Architecture-Hardware/img/2026-10-19_Drogheda_V5.6-Clasificacion-Criticos_v1.0.png new file mode 100644 index 0000000..5ac3808 Binary files /dev/null and b/03-Architecture-Hardware/img/2026-10-19_Drogheda_V5.6-Clasificacion-Criticos_v1.0.png differ diff --git a/CLAUDE.md b/CLAUDE.md index 68c2c18..294b6b3 100644 --- a/CLAUDE.md +++ b/CLAUDE.md @@ -180,6 +180,16 @@ tree; recommended: keep `kicad/` out of the auto-sync (decision D-19-3). Canonic `2026-10-19_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-4_ES.md` (Michelle) + `2026-10-16_Drogheda_Auditoria-Produccion_v6_ES_v1.0.md` + `2026-10-16_Drogheda_Plan-Fines-de-Semana_v6-Produccion_ES.md` (site: `hardware/re-auditoria-19oct/`). +**V5.6 triage (2026-10-19 PM, on Leo's 18:59 working copy after T30 `7650b96`).** One critical item, new and +inherited from V5.5: **U6 (LTC4040) has no capacitor at its VSYS pins 1/24** (nearest C34 10 µF at 11.5 mm, +C32/C33 47 µF at 15 mm, all behind vias). The datasheet ranks the VSYS cap above everything else (single hot +loop: buck 2.25 MHz / boost 1.125 MHz; VSYS abs max 6 V). Fix = add **C129 10 µF 0603 X5R 10 V (LCSC C19702, +basic)** vertical at ≈ (153.07, 111.95) with a GND via, rerouting `/PROG`, `/CLPROG_TP`, `/CHRG_EN` (U6 pins +2–4); no part moves. The 18:59 save also lost T30's two `/MAIN5V` vias at (145.15/146.15, 97.6) and put +`/3V3_MODEM` through 2 single vias. L7 (8.8 mm from U7) and the V5.5-inherited converter layouts (L6 11.7 mm, +L8 35 mm from U12, Dbk1 18 mm from U2) stay for the pilot and are measured on the bench. Canonical: +`03-Architecture-Hardware/2026-10-19_Drogheda_V5.6_Clasificacion-Criticos_ES_v1.0.md` (site: +`hardware/v56-clasificacion-19oct/`). --- @@ -256,7 +266,7 @@ these before presenting; if it breaks one, say so and propose the compliant fix. | `00-Project-Management` | plan, ethos, hackathon, **financials**, **handover**, client comms, Drive tooling | [[00-Project-Management/PLAN\|PLAN]] · [[00-Project-Management/Engineering-Handover\|Engineering-Handover]] · `ethos.md` · `hackathon-plan.md` · `Financials.md` · `Drive-Upload/` · `client-comms/` | | `01-Requirements` | what we build | `SRS.md` · `HBOX-product-spec.md` | | `02-Architecture-Software` | backend/software analysis, ADRs | `backend-review.md` | -| `03-Architecture-Hardware` | HBOX/cabinet, wiring, BOM, **watchdog PCB v3** | `hardware-respec-and-pcb-brief.md` · `cabinet-electrical-bom.md` · `watchdog-schematic.md` · `watchdog-health-telemetry.md` · `firmware-review.md` · `BOM-master.md` (+§5 Block B/E/H/I parts) · **`watchdog-pcb-v3-design.md`** (schematic spec) · `watchdog-pcb-v3-bom.xlsx` · `watchdog-pcb-v3-kicad-guide.md` (KiCad→JLCPCB) · `watchdog-pcb-v3-blockdiagram.svg` · `watchdog-protoboard-bringup.md` + `watchdog-proto-bench-bringup-v3.md` · `watchdog-connections.xlsx` (PCB pin/net list; H1 DNP; +B/H/I rows) · `watchdog-connections-rationale.md` (+§7 additions 2026-07-02) · **`watchdog-electrical-design-state.md`** (CANONICAL — read first) · **`watchdog-production-schematic-delta.md`** (PROD build spec; LTC4040 §4 values) · `kicad/` — `hbox-watchdog-v3.kicad_sch` (**DEV/proto**) · `hbox-watchdog-v3-PROD.kicad_sch/.kicad_pcb` (**PRODUCTION**: ERC 0, layout started, DRC baseline) · `Drogheda-sym.kicad_sym` (MP1584EN · LTC4040EUFD · AO4406A) · `Drogheda_Conexiones-por-Bloque_Proto_v1.xlsx` (**proto assumptions ledger**) · `Guia-Conexion-Protoboard/` (LaTeX source; `modulos-pinout.tex` = visual parts catalog) → `Drogheda_Guia-Conexion-Protoboard_ES_v3.1.pdf` · **`2026-07-08_Drogheda_4G-Modem-Alternatives_v1.0.md`** (XBee 2.0 mm bridge + cheap-4G survey) · `circuitikz-wiring/` (sheet + Beamer v2.1, blocks 1–11; XBee-socket 3V3 fix 07-08; **`Drogheda_Diagrama-Unico-Proto`** = todo-en-una-hoja para verificación rápida, Modo B; v1.1 07-10 agrega XBee 20-pin obligatorios VREF(14)→VCC · ON/OFF(20)→GND · GND×4 + USB config + franja de pinouts para el técnico; HiRes-300dpi.png para TV; **v1.2 07-20**: letras G/D/S·B/C/E en todos los transistores + bloque 5b Q10+DzG 15V) · **Guía v3.1** (5b Q10+Zener · 9c pines obligatorios XBee + USB · disipadores · plano 10×10) · **lista de compras reconstruida DESDE CERO** (1 tarjeta ≈MX$2,087) · `watchdog-protoboard-BOM-3boards.xlsx` + `watchdog-LISTA-DE-COMPRAS-ES.xlsx` (proto BOMs; 07-10: +BOB-08276/PRT-08272, buck «MODEM 3.3V», breakout USB-C+cable, botón/LED módem, straps VREF/ON-OFF, surtido +220R/22k) · **`2026-07-06_Drogheda_EinarBoard-1.0-PreFab-Audit_v1.0.md`** (CLOSED — Rev 1.1 fixes) · `Assembly-BOM-Split.md` + `LCSC-search-list.md` (verified LCSC) + `JLCPCB-Order-Guide.md` (ordering runbook) · `harness-connector-pinout.md` + `Socket-Pinout-Silkscreen.md` · **`EinarBoard-Manual/`** (Rev 1.1 order-prep pack: `einarboard-manual.tex` → branded PDF · `helgen_einarboard_1.0_production_bom.xlsx` · `tools/generate_production_bom.py` + `tools/sync_bom.py` Excel→LaTeX BOM sync) — plus repo-root `scripts/prep_order_release.sh` (safe cleanup + release commit) · **`2026-10-16_Drogheda_Auditoria-Produccion_V5.6-V5.7-v6_ES_v1.0.md`** (production audit + comparison table) + `2026-10-16_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-3_ES.md` · `kicad/tools/t25_mounting_holes_v55.py` (restores the 7 V5.5 holes) · `kicad/tools/t27_paso1_2_mh11_rs1_kelvin.py` (MH11 out + RS1 Kelvin, V5.6/V5.7) · `kicad/tools/t28_v6_mecanicos.py` (v6: U25 part code, stackup, U6 paste) · `kicad/tools/t30_v56_v57_mecanicos.py` (V5.6/V5.7 mechanical fixes, 19-oct) · `2026-10-16_Drogheda_Auditoria-Produccion_v6_ES_v1.0.md` + `2026-10-16_Drogheda_Plan-Fines-de-Semana_v6-Produccion_ES.md` (v6 audit + weekend plan, rev 1.1) · **`2026-10-19_Drogheda_Re-Auditoria_V5.6-V5.7-v6_ES_v1.0.md`** (re-audit of all three) + `2026-10-19_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-4_ES.md` | +| `03-Architecture-Hardware` | HBOX/cabinet, wiring, BOM, **watchdog PCB v3** | `hardware-respec-and-pcb-brief.md` · `cabinet-electrical-bom.md` · `watchdog-schematic.md` · `watchdog-health-telemetry.md` · `firmware-review.md` · `BOM-master.md` (+§5 Block B/E/H/I parts) · **`watchdog-pcb-v3-design.md`** (schematic spec) · `watchdog-pcb-v3-bom.xlsx` · `watchdog-pcb-v3-kicad-guide.md` (KiCad→JLCPCB) · `watchdog-pcb-v3-blockdiagram.svg` · `watchdog-protoboard-bringup.md` + `watchdog-proto-bench-bringup-v3.md` · `watchdog-connections.xlsx` (PCB pin/net list; H1 DNP; +B/H/I rows) · `watchdog-connections-rationale.md` (+§7 additions 2026-07-02) · **`watchdog-electrical-design-state.md`** (CANONICAL — read first) · **`watchdog-production-schematic-delta.md`** (PROD build spec; LTC4040 §4 values) · `kicad/` — `hbox-watchdog-v3.kicad_sch` (**DEV/proto**) · `hbox-watchdog-v3-PROD.kicad_sch/.kicad_pcb` (**PRODUCTION**: ERC 0, layout started, DRC baseline) · `Drogheda-sym.kicad_sym` (MP1584EN · LTC4040EUFD · AO4406A) · `Drogheda_Conexiones-por-Bloque_Proto_v1.xlsx` (**proto assumptions ledger**) · `Guia-Conexion-Protoboard/` (LaTeX source; `modulos-pinout.tex` = visual parts catalog) → `Drogheda_Guia-Conexion-Protoboard_ES_v3.1.pdf` · **`2026-07-08_Drogheda_4G-Modem-Alternatives_v1.0.md`** (XBee 2.0 mm bridge + cheap-4G survey) · `circuitikz-wiring/` (sheet + Beamer v2.1, blocks 1–11; XBee-socket 3V3 fix 07-08; **`Drogheda_Diagrama-Unico-Proto`** = todo-en-una-hoja para verificación rápida, Modo B; v1.1 07-10 agrega XBee 20-pin obligatorios VREF(14)→VCC · ON/OFF(20)→GND · GND×4 + USB config + franja de pinouts para el técnico; HiRes-300dpi.png para TV; **v1.2 07-20**: letras G/D/S·B/C/E en todos los transistores + bloque 5b Q10+DzG 15V) · **Guía v3.1** (5b Q10+Zener · 9c pines obligatorios XBee + USB · disipadores · plano 10×10) · **lista de compras reconstruida DESDE CERO** (1 tarjeta ≈MX$2,087) · `watchdog-protoboard-BOM-3boards.xlsx` + `watchdog-LISTA-DE-COMPRAS-ES.xlsx` (proto BOMs; 07-10: +BOB-08276/PRT-08272, buck «MODEM 3.3V», breakout USB-C+cable, botón/LED módem, straps VREF/ON-OFF, surtido +220R/22k) · **`2026-07-06_Drogheda_EinarBoard-1.0-PreFab-Audit_v1.0.md`** (CLOSED — Rev 1.1 fixes) · `Assembly-BOM-Split.md` + `LCSC-search-list.md` (verified LCSC) + `JLCPCB-Order-Guide.md` (ordering runbook) · `harness-connector-pinout.md` + `Socket-Pinout-Silkscreen.md` · **`EinarBoard-Manual/`** (Rev 1.1 order-prep pack: `einarboard-manual.tex` → branded PDF · `helgen_einarboard_1.0_production_bom.xlsx` · `tools/generate_production_bom.py` + `tools/sync_bom.py` Excel→LaTeX BOM sync) — plus repo-root `scripts/prep_order_release.sh` (safe cleanup + release commit) · **`2026-10-16_Drogheda_Auditoria-Produccion_V5.6-V5.7-v6_ES_v1.0.md`** (production audit + comparison table) + `2026-10-16_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-3_ES.md` · `kicad/tools/t25_mounting_holes_v55.py` (restores the 7 V5.5 holes) · `kicad/tools/t27_paso1_2_mh11_rs1_kelvin.py` (MH11 out + RS1 Kelvin, V5.6/V5.7) · `kicad/tools/t28_v6_mecanicos.py` (v6: U25 part code, stackup, U6 paste) · `kicad/tools/t30_v56_v57_mecanicos.py` (V5.6/V5.7 mechanical fixes, 19-oct) · `2026-10-16_Drogheda_Auditoria-Produccion_v6_ES_v1.0.md` + `2026-10-16_Drogheda_Plan-Fines-de-Semana_v6-Produccion_ES.md` (v6 audit + weekend plan, rev 1.1) · **`2026-10-19_Drogheda_Re-Auditoria_V5.6-V5.7-v6_ES_v1.0.md`** (re-audit of all three) + `2026-10-19_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-4_ES.md` · **`2026-10-19_Drogheda_V5.6_Clasificacion-Criticos_ES_v1.0.md`** (V5.6 critical vs. can-stay; C129) | | `04-Source-Code` | firmware + backend repos | `firmware/` (**own git repo `hbox-firmware`**: `blackpillrtkcode_v2/` deploy · `legacy/` v1 · `docs/LOGGING-SPEC.md` v2.1) · `htracker/` · `notifications/` · `rtk-config/` | | `05-Analytics-Reports` | SQL views, dashboards (VERONICA/PowerBI), **observability** | `2026-06-22_Drogheda_Manual-Logs-Grafana_v1.0.pdf` (Grafana/Loki log-consultation manual) | | `06-Testing-Validation` | RCA, diagnostics, test evidence, **log analysis & tooling** | `RCA-2026-06-field-failures.md` · `remote-diagnostic-protocol.md` · `2026-06-20_Drogheda_Bench-Log-Analysis_v1.0.md` (rev-3) · `2026-06-20_Drogheda_GNSS-Findings-Summary.md` · `log-analysis/` (repo **`hbox-log-tools`**: `log-explorer.html` · `analyze_logs.py` · `build_dashboard.py` · `docs/manual.pdf`) | diff --git a/hbox-docs b/hbox-docs index be9011d..a6c1f45 160000 --- a/hbox-docs +++ b/hbox-docs @@ -1 +1 @@ -Subproject commit be9011d341eb5b88b39443d4a2902dcb177fb7cc +Subproject commit a6c1f4522eed45033f2ab998712f540703a0ebd7