auto-sync 2026-10-19 18:00

03-Architecture-Hardware/2026-10-16_Drogheda_Auditoria-Produccion_V5.6-V5.7-v6_ES_v1.0.md

@@ -5,12 +5,15 @@ project: Project Drogheda
 author: Helgen Technologies (auditoría: Claude; revisión: Leo)
 date: 2026-10-16
 version: 1.1
-status: ACTIVO — rev. C (16-oct, 14:00): MH11 se quita; pasos 1 y 2 con el script T27 · sustituye a la auditoría del 13-oct (V5.6) y a la guía de colocación V5.7 del 14-oct
+status: SUPERADA para V5.6 y V5.7 por la re-auditoría del 19-oct (lo de §4, §5, §9 y §10 sigue vigente) · la v6 tiene su propia auditoría del 16-oct
 audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM)
 ---
 
 # Auditoría de producción — EinarBoard V5.6, V5.7 y v6 · 16-oct-2026
 
+!!! tip "19-oct: hay una re-auditoría más nueva"
+    La pasada 3 de Michelle y el script T30 cerraron casi todo lo de §6 y §7. Estado de hoy, punto por punto: [**▶ Re-auditoría del 19-oct**](re-auditoria-19oct.md); lo que queda a mano: [**▶ Pasada 4**](v56-v57-layout-pasada-4.md). Siguen vigentes aquí: el sensado de RS1 y la prueba con TP1 (§4), el rango de entrada de la V5.7 (§5), el ciclo de 10 s (§9) y los puertos (§10).
+
 **La pregunta (Leo, 16-oct 9:25):** las tres tarjetas están terminadas; ¿están listas para producción? Requisitos:
 
 1. Todas deben poder **apagarse o dormir 10 s estando en batería y regresar**.

03-Architecture-Hardware/2026-10-16_Drogheda_Auditoria-Produccion_v6_ES_v1.0.md

@@ -15,6 +15,9 @@ audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana
 
 **Archivo auditado:** proyecto `hbox-watchdog-v6` en HBox_PCB, commit `2612891` (Michelle, 16-oct 13:56, después de `57e480d` «changes complet v6»). PCB `87df1036…`, esquemático `d58a89ba…` (el verificado del 28-sep; no cambió). Se trabajó sobre copias en `kicad/_to_delete/audit-20261016/v6d/`; el archivo de trabajo no se tocó.
 
+!!! note "19-oct: sin cambios en los bloqueantes"
+    El commit del sábado 17 (`00a9af4`) solo agregó 15 vías de tierra (81 → 96) y mejoró la cobertura de In1 bajo la RF LTE. Todo lo de esta auditoría sigue vigente; T25 y T28 se volvieron a probar sobre `00a9af4` y aplican igual. El plan de fines de semana se recorrió una semana: [**rev. 1.1**](v6-plan-fines-de-semana.md) (24–25 oct y 31 oct–1 nov). Detalle: [re-auditoría del 19-oct, §8](re-auditoria-19oct.md#8-v6).
+
 **El plan para cerrarla** está en un documento aparte: [**▶ Plan de fines de semana — v6 lista para producción**](v6-plan-fines-de-semana.md).
 
 !!! danger "Veredicto: la v6 todavía no se puede mandar a fabricar"

03-Architecture-Hardware/2026-10-16_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-3_ES.md

@@ -5,12 +5,15 @@ project: Project Drogheda
 author: Helgen Technologies
 date: 2026-10-16
 version: 1.2
-status: ACTIVO — rev. C (16-oct, 14:00): MH11 se quita; pasos 1 y 2 hechos con el script T27 (f65c830) · sustituye a la pasada 2 de V5.6 (13-oct) y a la guía de colocación y ruteo de V5.7 (14-oct)
+status: CERRADA (19-oct) — lo que quedó pendiente pasó a la pasada 4 (19-oct) y al script T30
 audience: Michelle (layout), Leo
 ---
 
 # Instrucciones para Michelle — V5.6 y V5.7, pasada 3: barrenos, sensado de RS1 y lo que falta · 16-oct-2026
 
+!!! success "19-oct: pasada 3 entregada y auditada"
+    Michelle la entregó el 17 y 19-oct (`be30764`, `f3f35f4`, `00a9af4`, `13af8f3`). Lo mecánico que faltaba lo hace el script T30, y lo que necesita mover cobre o piezas está en la [**▶ Pasada 4 (cierre)**](v56-v57-layout-pasada-4.md). Estado punto por punto: [re-auditoría del 19-oct](re-auditoria-19oct.md). Esta página queda como referencia.
+
 Base: **V5.6** = `hbox-watchdog-v5.kicad_pcb`, tu commit `5a93232`; **V5.7** = `hbox-watchdog-v57.kicad_pcb`, commit `a7c0116`. El porqué y los números de cada punto están en la [auditoría de producción del 16-oct](auditoria-produccion-16oct.md). Lo que quedó pendiente de la [pasada 2](v56-layout-pasada-2.md) y de la [guía de V5.7 del 14-oct](v57-colocacion-ruteo.md) está aquí; ya no hace falta abrir esas dos.
 
 **Orden: V5.6 completa → commit y push → V5.7.** La V5.7 repite casi todo lo de la V5.6 con las mismas coordenadas, más su fuente.

03-Architecture-Hardware/2026-10-16_Drogheda_Plan-Fines-de-Semana_v6-Produccion_ES.md

@@ -1,11 +1,11 @@
 ---
-title: "v6 lista para producción — plan de fines de semana (17-oct → 15-nov-2026)"
+title: "v6 lista para producción — plan de fines de semana (24-oct → 22-nov-2026)"
 tags: [project-drogheda, hardware, hbox, einarboard, v6, plan, layout, firmware, pedido, piloto]
 project: Project Drogheda
 author: Helgen Technologies (plan: Claude; revisión: Leo)
 date: 2026-10-16
-version: 1.0
+version: 1.1
-status: ACTIVO — empieza el sábado 17-oct a las 8:00
+status: ACTIVO — rev. 1.1 (19-oct): recorrido una semana; empieza el sábado 24-oct a las 8:00
 audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM)
 ---
 
@@ -13,18 +13,21 @@ audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana
 
 **De dónde sale:** la [auditoría de producción de la v6 del 16-oct](v6-auditoria-produccion-16oct.md). Las razones de cada punto (el «por qué») están en el [plan de corrección del 28-sep](v6-plan-correccion.md); aquí va el «qué, quién y cuándo».
 
+!!! note "Rev. 1.1 (19-oct): el plan se recorre una semana"
+    El fin de semana del 17–18 se fue en la pasada 3 de V5.6/V5.7; a la v6 solo entraron 15 vías de tierra (`00a9af4`), así que los 8 bloqueantes de la [auditoría del 16-oct](v6-auditoria-produccion-16oct.md) siguen igual ([re-auditoría del 19-oct, §8](re-auditoria-19oct.md#8-v6)). Mismo trabajo, una semana después: **24–25 oct** y **31 oct–1 nov**; pedido del piloto el **lun 2-nov**; G2 ≈ **22-nov**. T25 y T28 se volvieron a probar sobre `00a9af4` y aplican igual. Lo único que no se recorre son las **pre-órdenes en JLC**: se piden ya.
+
 **Dos metas:**
 
 | Meta | Qué significa | Fecha objetivo |
 |---|---|---|
-| **G1 · Pedido del piloto** | layout cerrado, DRC limpio, re-auditoría sin bloqueantes, Gerber + BOM + CPL listos → se piden **20 tarjetas** | **dom 25-oct** (pedido el lun 26) |
+| **G1 · Pedido del piloto** | layout cerrado, DRC limpio, re-auditoría sin bloqueantes, Gerber + BOM + CPL listos → se piden **20 tarjetas** | **dom 1-nov** (pedido el lun 2-nov) |
-| **G2 · Lista para producción** | las 20 del piloto pasan el banco con el firmware de la v6 → se liberan las 130 (y la cotización de 200 para República Dominicana) | **≈ 15-nov** |
+| **G2 · Lista para producción** | las 20 del piloto pasan el banco con el firmware de la v6 → se liberan las 130 (y la cotización de 200 para República Dominicana) | **≈ 22-nov** |
 
 ![Mapa de la v6: dónde está el trabajo que falta](img/2026-10-16_Drogheda_v6-Mapa-Pendientes_v1.0.png)
 
 ## 0. Reglas para trabajar en fin de semana
 
-1. **Una persona por archivo.** En fin de semana **solo Michelle** abre `hbox-watchdog-v6.*`. Entre semana Michelle sigue con la pasada 3 de V5.6/V5.7 (`hbox-watchdog-v5.*` y `hbox-watchdog-v57.*`): son proyectos distintos y no chocan.
+1. **Una persona por archivo.** En fin de semana **solo Michelle** abre `hbox-watchdog-v6.*`. Entre semana Michelle cierra V5.6/V5.7 con la [pasada 4](v56-v57-layout-pasada-4.md) (`hbox-watchdog-v5.*` y `hbox-watchdog-v57.*`): son proyectos distintos y no chocan.
 2. **Al empezar:** `git pull --ff-only` en HBox_PCB. Si falla, no forzar nada: avisar a Leo.
 3. **Al terminar cada bloque:** rellenar zonas (**B**), correr el DRC, y hacer commit + push con la letra del bloque en el mensaje. Así Claude puede revisar el avance aunque el día no se termine.
 4. **Scripts (T25, T28, T29):** solo con KiCad cerrado y sin cambios sin subir. Los corre Leo; Michelle hace `git pull` después.
@@ -36,30 +39,30 @@ audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana
 
 | Día | Quién | Qué | Listo cuando |
 |---|---|---|---|
-| **Sáb 17-oct, 8:00** | Leo | Correr T25 `--set v6` + T28 y subir (§2) | push hecho; Michelle avisada |
+| **Sáb 24-oct, 8:00** | Leo | Correr T25 `--set v6` + T28 y subir (§2) | push hecho; Michelle avisada |
-| **Sáb 17-oct** | Michelle | **Bloques A + B:** el camino de la energía (U25, RS1, Q7, U6, L6) + liberar MH4 y MH6 (§3) | criterios del §3.5 |
+| **Sáb 24-oct** | Michelle | **Bloques A + B:** el camino de la energía (U25, RS1, Q7, U6, L6) + liberar MH4 y MH6 (§3) | criterios del §3.5 |
-| **Dom 18-oct** | Michelle | **Bloque C:** módem (RF LTE, U20, VBAT). **Bloque D:** GNSS. **Bloque E:** U12 (§4) | criterios del §4.4 |
+| **Dom 25-oct** | Michelle | **Bloque C:** módem (RF LTE, U20, VBAT). **Bloque D:** GNSS. **Bloque E:** U12 (§4) | criterios del §4.4 |
-| **Dom 18-oct, noche** | Claude | Re-auditoría del commit del domingo; lista corta para el lunes | lista enviada |
+| **Dom 25-oct, noche** | Claude | Re-auditoría del commit del domingo; lista corta para el lunes | lista enviada |
-| **Lun 19 – vie 23** | Leo / Adriana | Decisiones D-v6-1…6; **pre-órdenes en JLC** y cotización (§5) | pre-órdenes pagadas el lunes |
+| **Lun 26 – vie 30** | Leo / Adriana | Decisiones D-v6-1…6 y cotización (§5). Las **pre-órdenes en JLC** no esperan: lun 19 o mar 20-oct | pre-órdenes pagadas |
 | | Claude | Script **T29** (vías de tierra e In1) probado sobre el commit del domingo; strap de PA9 en el esquemático si Leo lo aprueba | DRC de la copia limpio |
 | | Jesús | Preparar el banco de la v6 (§8) | lista de equipo completa |
-| **Sáb 24-oct, 8:00** | Leo | Correr T29a y subir | push hecho |
+| **Sáb 31-oct, 8:00** | Leo | Correr T29a y subir | push hecho |
-| **Sáb 24-oct** | Michelle | **Bloque F:** pares diferenciales. **Bloque G:** puertos serie. **Bloque H1:** In1 y cristales (§6) | criterios del §6.4 |
+| **Sáb 31-oct** | Michelle | **Bloque F:** pares diferenciales. **Bloque G:** puertos serie. **Bloque H1:** In1 y cristales (§6) | criterios del §6.4 |
-| **Dom 25-oct, 8:00** | Leo | Correr T29b (costura de tierra) y subir | push hecho |
+| **Dom 1-nov, 8:00** | Leo | Correr T29b (costura de tierra) y subir | push hecho |
-| **Dom 25-oct** | Michelle | **Bloque H2:** serigrafía, fiduciales, pads de depuración; DRC final (§7) | puerta L-48 |
+| **Dom 1-nov** | Michelle | **Bloque H2:** serigrafía, fiduciales, pads de depuración; DRC final (§7) | puerta L-48 |
-| **Dom 25-oct, tarde** | Claude | Re-auditoría final + Gerber/BOM/CPL | **G1** |
+| **Dom 1-nov, tarde** | Claude | Re-auditoría final + Gerber/BOM/CPL | **G1** |
-| **Lun 26-oct** | Aldair + Leo | Pedido del piloto (20) en JLC (§5.3) | pedido pagado |
+| **Lun 2-nov** | Aldair + Leo | Pedido del piloto (20) en JLC (§5.3) | pedido pagado |
-| **Fin de semana 31-oct / 1-nov** | Leo + Claude | Firmware v6: arranque, módem, NTRIP en banco (§9) | FW-1, FW-2 |
+| **Fin de semana 7–8 nov** | Leo + Claude | Firmware v6: arranque, módem, NTRIP en banco (§9) | FW-1, FW-2 |
-| **Fin de semana 7–8 nov** | Leo + Claude | Firmware v6: batería, puertos, F9P (§9) | FW-3, FW-4 |
+| **Fin de semana 14–15 nov** | Leo + Claude | Firmware v6: batería, puertos, F9P (§9) | FW-3, FW-4 |
-| **≈ 6–11 nov** | — | Llegan las 20 tarjetas (estimado) | recepción con lupa en U6 |
+| **≈ 13–18 nov** | — | Llegan las 20 tarjetas (estimado) | recepción con lupa en U6 |
-| **Fin de semana 14–15 nov** | Jesús + Leo | Banco del piloto (§8) | **G2** |
+| **Fin de semana 21–22 nov** | Jesús + Leo | Banco del piloto (§8) | **G2** |
 
-## 2. Sábado 17, 8:00 — Leo: scripts T25 y T28 (15 min)
+## 2. Sábado 24, 8:00 — Leo: scripts T25 y T28 (15 min)
 
-Con KiCad **cerrado** y todo subido. Los dos scripts ya se probaron juntos en una copia del commit `2612891`: el DRC solo muestra los 16 errores esperados en MH4.
+Con KiCad **cerrado** y todo subido. Los dos scripts se probaron juntos en copias del commit `2612891` (16-oct) y del `00a9af4` (el del sábado 17, probado el 19-oct): el DRC solo muestra los errores esperados en MH4.
 
-!!! warning "Antes: en tu Mac hay cambios sin subir en V5.6 y V5.7"
+!!! warning "Antes: árbol limpio y nadie más con la v6 abierta"
-    `git status` en `kicad/` muestra `hbox-watchdog-v5.kicad_pcb` (15:43) y `hbox-watchdog-v57.kicad_pcb` (16:07) modificados desde el commit `f65c830`. Súbelos si son tuyos, o guárdalos aparte con `git stash`. Si no, el `git pull` puede fallar en cuanto Michelle suba la pasada 3. Los scripts de abajo solo tocan `hbox-watchdog-v6.*`.
+    `git status` en `kicad/` no debe mostrar cambios. Desde el 19-oct git ya no mezcla archivos de KiCad (`merge=binary`, commit `4f4681f`): si dos personas cambian el mismo PCB, hay que quedarse con uno de los dos y el otro se pierde. Los scripts de abajo solo tocan `hbox-watchdog-v6.*`; T30 y la pasada 4 de V5.6/V5.7 deben estar ya subidos.
 
 ```bash
 cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad
@@ -70,11 +73,11 @@ python3 tools/t28_v6_mecanicos.py hbox-watchdog-v6.kicad_pcb
 python3 tools/t28_v6_mecanicos.py hbox-watchdog-v6.kicad_pcb --apply
 ```
 
-Luego abrir KiCad, **B** (rellenar) y el DRC. Debe salir lo mismo de hoy más **16 errores en MH4**:
+Luego abrir KiCad, **B** (rellenar) y el DRC. Debe salir lo mismo de antes más **14 errores en MH4**:
 
-- D23 y D24 dentro del barreno;
+- D23 y D24 dentro del barreno (2);
-- `/NTC` (In2) y una pista GND demasiado cerca;
+- `/NTC` (In2), una pista GND y el pad 2 de D23 demasiado cerca (3);
-- 12 de máscara en el mismo barreno.
+- 9 de máscara en el mismo barreno.
 
 Cerrar **sin guardar**. Subir:
 
@@ -90,7 +93,7 @@ git push
 
 Qué cambia T28: U25 sin el código del AP64350 · pasta del EP de U6 al 50 % · conexión sólida en 114 pads de tierra · stackup JLC04161H-7628 + ENIG + control de impedancia · cajetín v6 y textos de serigrafía · clase RF a 0.35 mm. Los respaldos quedan en `.T25bak` y `.T28bak` (no se suben).
 
-## 3. Sábado 17 — bloques A y B: el camino de la energía
+## 3. Sábado 24 — bloques A y B: el camino de la energía
 
 **Michelle, ≈ 7 h.** Es el bloque más importante: por aquí pasa toda la energía de la tarjeta (hasta 2.5 A en 5 V y 3 A de batería).
 
@@ -145,7 +148,7 @@ Qué cambia T28: U25 sin el código del AP64350 · pasta del EP de U6 al 50 % ·
 
 ### 3.5 Cierre del sábado
 
-- [ ] DRC: **0 errores** (desaparecen los 16 de MH4) y 0 sin conectar.
+- [ ] DRC: **0 errores** (desaparecen los 14 de MH4) y 0 sin conectar.
 - [ ] Ningún aviso de ancho de pista en `/VEH5V`, `/VIN_SW`, `/MAIN5V`, `/SW_BAT`, `/BAT_PLUS`, `/VIN_PROT`.
 - [ ] Nada de potencia en In1/In2 entre L22, RS1, Q7, U6, L6 y P3.
 - [ ] Vías: EP de U6 = 9, EP de U25 = 6, D34 ≥ 4.
@@ -158,7 +161,7 @@ git push
 
 El domingo temprano, Claude revisa ese commit (series de cobre, Kelvin, distancias) y deja la lista en el grupo.
 
-## 4. Domingo 18 — bloques C, D y E: módem, GNSS y Ethernet
+## 4. Domingo 25 — bloques C, D y E: módem, GNSS y Ethernet
 
 **Michelle, ≈ 6 h.**
 
@@ -213,21 +216,21 @@ git commit -am "v6 FS1 dom: bloques C (RF LTE F.Cu, U20, VBAT) + D (GNSS) + E (U
 git push
 ```
 
-**Domingo en la noche, Claude:** re-auditoría del commit del domingo. Los pendientes del fin de semana pasan al sábado 24.
+**Domingo en la noche, Claude:** re-auditoría del commit del domingo. Los pendientes del fin de semana pasan al sábado 31.
 
-## 5. Entre semana (19–23 oct)
+## 5. Entre semana (26–30 oct)
 
-### 5.1 Leo (lunes): decisiones
+### 5.1 Leo (lunes 26): decisiones
 
 Las seis de la [auditoría, §7](v6-auditoria-produccion-16oct.md#7-decisiones-para-leo). Las que cambian trabajo del fin de semana:
 
-- **D-v6-1:** strap en PA9; si es sí, Claude lo pone en el esquemático el martes y Michelle hace *Actualizar PCB* el sábado.
+- **D-v6-1:** strap en PA9; si es sí, Claude lo pone en el esquemático el martes 27 y Michelle hace *Actualizar PCB* el sábado 31.
 - **D-v6-3:** quitar la huella de K1.
 - **D-v6-4:** serigrafía.
 
-### 5.2 Adriana / Leo (lunes): pre-órdenes y cotización
+### 5.2 Adriana / Leo: pre-órdenes (ya) y cotización
 
-- [ ] **Pre-órdenes en JLC:** THVD1410DR (C2671345), TPS7A2033PDBVR (C2862740) y J14 (C2977286). Tardan días en llegar al almacén de JLC: si no se piden el lunes, el pedido del 26 se atrasa.
+- [ ] **Pre-órdenes en JLC:** THVD1410DR (C2671345), TPS7A2033PDBVR (C2862740) y J14 (C2977286). Tardan días en llegar al almacén de JLC: si no se piden ya (lun 19 o mar 20-oct), el pedido del 2-nov se atrasa.
 - [ ] **Cotizar** 20 tarjetas con las opciones del pedido:
     - 4 capas, 1.6 mm;
     - JLC04161H-7628 **con control de impedancia** y **ENIG**;
@@ -241,7 +244,7 @@ Las seis de la [auditoría, §7](v6-auditoria-produccion-16oct.md#7-decisiones-p
 
 ### 5.3 Aldair: preparar el pedido
 
-Revisar existencias de U18 (C5120257), U19 (C18548276), U10 (C57156) y R53 (C177479). Tener lista la cuenta con las pre-órdenes. El lunes 26 sube los archivos que le pase Claude y revisa:
+Revisar existencias de U18 (C5120257), U19 (C18548276), U10 (C57156) y R53 (C177479). Tener lista la cuenta con las pre-órdenes. El lunes 2-nov sube los archivos que le pase Claude y revisa:
 
 - U25 = **C524806** en el BOM;
 - TP y JP no aparecen;
@@ -250,13 +253,13 @@ Revisar existencias de U18 (C5120257), U19 (C18548276), U10 (C57156) y R53 (C177
 
 ### 5.4 Claude
 
-- **Re-auditoría** del commit del domingo (lunes temprano).
+- **Re-auditoría** del commit del domingo (lunes 26 temprano).
 - **T29a**, probado con DRC sobre ese commit:
     - arreglos de vías GND bajo U19 (≥ 30, en los huecos de 1.7 mm entre pads de 2.1 mm) y bajo U18 (≥ 24, en los centros entre pads);
     - vías en los pads de tierra de J12/J13/D28 si faltan;
     - pasar a B.Cu las pistas de In1 que se puedan mover sin choque.
-- **T29b:** costura general de tierra (meta ≥ 400 vías, ningún punto a > 5 mm de una vía). Se corre el domingo 25, cuando el ruteo ya no cambia.
+- **T29b:** costura general de tierra (meta ≥ 400 vías, ningún punto a > 5 mm de una vía). Se corre el domingo 1-nov, cuando el ruteo ya no cambia.
-- **Cambios de esquemático** (ERC 0), para que Michelle haga *Actualizar PCB* el sábado 24:
+- **Cambios de esquemático** (ERC 0), para que Michelle haga *Actualizar PCB* el sábado 31:
     - quitar P7/P8 y sus 6 piezas (ya decidido el 9-oct);
     - el strap de PA9, si D-v6-1 es sí.
 
@@ -264,7 +267,7 @@ Revisar existencias de U18 (C5120257), U19 (C18548276), U10 (C57156) y R53 (C177
 
 Preparar el banco de la v6 con la lista del §8. Pedir a tiempo lo que falte: carga electrónica, cámara térmica, pinza de corriente DC y atenuador/cable para la prueba de desensibilización G3.
 
-## 6. Sábado 24 — bloques F, G y H1: pares, puertos, In1 y cristales
+## 6. Sábado 31 — bloques F, G y H1: pares, puertos, In1 y cristales
 
 **Leo, 8:00:** correr T29a (KiCad cerrado), revisar el DRC y subir. **Michelle, ≈ 7 h**, después del `git pull`. Lo primero: *Actualizar PCB desde esquemático*, con «Eliminar huellas sin símbolo» marcado. Solo deben borrarse P7, P8, R42, C24, D37, R126, C157 y D38, y agregarse el strap de PA9 si se aprobó. Si propone otra cosa (por ejemplo, borrar los MH), cancelar y avisar a Leo.
 
@@ -295,7 +298,7 @@ Preparar el banco de la v6 con la lista del §8. Pedir a tiempo lo que falte: ca
     - Y1 a ≤ 3 mm de U11.30/31 (hoy 5.8).
     - **Nada de capa interna ni de B.Cu bajo Y1–Y4** (hoy hay pistas bajo los cuatro).
 
-### 6.4 Cierre del sábado 24
+### 6.4 Cierre del sábado 31
 
 - [ ] DRC: 0 errores, 0 sin conectar.
 - [ ] In1: ≤ 3 islas; nada bajo RF, módulos, cristales y pares.
@@ -307,7 +310,7 @@ git commit -am "v6 FS2 sab: bloques F (pares) + G (puertos) + H1 (In1, cristales
 git push
 ```
 
-## 7. Domingo 25 — bloque H2 y puerta de salida
+## 7. Domingo 1-nov — bloque H2 y puerta de salida
 
 **Leo, 8:00:** correr T29b (costura de tierra), revisar el DRC y subir. **Michelle, ≈ 5 h**, después del `git pull`.
 
@@ -328,7 +331,7 @@ git push
 
 **Domingo en la tarde, Claude:** re-auditoría final con el mismo método, más DRC con paridad y revisión de BOM/CPL. Con Fabrication Toolkit genera Gerber, BOM y CPL y deja el paquete para Aldair en `03-Architecture-Hardware/`. **Si la re-auditoría no da bloqueantes: G1.**
 
-## 8. Banco del piloto (Jesús, fin de semana 14–15 nov; antes si llegan antes)
+## 8. Banco del piloto (Jesús, fin de semana 21–22 nov; antes si llegan antes)
 
 Al recibir: **U6 con lupa** en cada tarjeta, antes de energizar (puentes entre pines, bolitas de soldadura en el borde del EP).
 
@@ -345,7 +348,7 @@ Pruebas (las 17 del §10 del [plan de corrección](v6-plan-correccion.md#10-vali
 | 7 | G3: C/N0 del F9P con el módem en reposo y transmitiendo | registrar la caída; meta ≤ 3 dB |
 | 8 | Ethernet (los 2 LEDs), RS-485 (bus libre en reset y DFU; lazo a 9 600 y 115 200), RS-232, USB del módem y DFU | todos funcionan |
 
-## 9. Firmware de la v6 (Leo + Claude, fines de semana 31-oct y 7-nov, y entre semana)
+## 9. Firmware de la v6 (Leo + Claude, fines de semana 7 y 14 de nov, y entre semana)
 
 Sin firmware la v6 no reemplaza al ArduSimple ni al 4G NTRIP Master. Hasta que lleguen las tarjetas, el banco de firmware es:
 
@@ -355,16 +358,16 @@ Sin firmware la v6 no reemplaza al ArduSimple ni al 4G NTRIP Master. Hasta que l
 
 | Hito | Qué | Listo cuando |
 |---|---|---|
-| **FW-1** (sáb 31) | `board_v6.h` desde el mapa de pines; arranque seguro (PC10, PC8, PC11, PA1, PB5, PA15, PA6, PB0 y PD2 en bajo antes que nada); identificación de tarjeta (D-v6-1); consola | arranca sin manejar pines exclusivos de otra tarjeta |
+| **FW-1** (sáb 7) | `board_v6.h` desde el mapa de pines; arranque seguro (PC10, PC8, PC11, PA1, PB5, PA15, PA6, PB0 y PD2 en bajo antes que nada); identificación de tarjeta (D-v6-1); consola | arranca sin manejar pines exclusivos de otra tarjeta |
-| **FW-2** (dom 1) | A7670SA: `MODEM_PWR_EN` → ≥ 100 ms → PWRKEY → STATUS → AT a 115 200; registro LTE; solo LTE en batería (`AT+CNMP=38`); RSSI en `$PHLG` | el módem registra solo y se recupera de un corte |
+| **FW-2** (dom 8) | A7670SA: `MODEM_PWR_EN` → ≥ 100 ms → PWRKEY → STATUS → AT a 115 200; registro LTE; solo LTE en batería (`AT+CNMP=38`); RSSI en `$PHLG` | el módem registra solo y se recupera de un corte |
-| **FW-3** (semana + sáb 7) | Cliente NTRIP por AT (TCP al caster, GGA de subida, RTCM al F9P por USART2); NMEA al servidor por UDP; reconexión de LTE y de NTRIP; parámetros desde la plantilla (el archivo real nunca va al repositorio ni al sitio) | RTK fijo en banco con el caster de Helgen y el servidor recibe a 1 Hz |
+| **FW-3** (semana + sáb 14) | Cliente NTRIP por AT (TCP al caster, GGA de subida, RTCM al F9P por USART2); NMEA al servidor por UDP; reconexión de LTE y de NTRIP; parámetros desde la plantilla (el archivo real nunca va al repositorio ni al sitio) | RTK fijo en banco con el caster de Helgen y el servidor recibe a 1 Hz |
-| **FW-4** (dom 8) | Configuración del F9P al arrancar; ciclo de 10 s en batería; `ETH_PWR_EN` y Ethernet de campo; SC16IS752 (RS-485 con EFCR = 0x10, RS-232); SC7A20 (WHO_AM_I = 0x11); TMP102 0x48/0x49; NTC de la celda; ignición por ADC; `$PHLG` | pasa en banco las pruebas 6 y 8 del §8 |
+| **FW-4** (dom 15) | Configuración del F9P al arrancar; ciclo de 10 s en batería; `ETH_PWR_EN` y Ethernet de campo; SC16IS752 (RS-485 con EFCR = 0x10, RS-232); SC7A20 (WHO_AM_I = 0x11); TMP102 0x48/0x49; NTC de la celda; ignición por ADC; `$PHLG` | pasa en banco las pruebas 6 y 8 del §8 |
-| **FW-5** (14–15 nov) | En las tarjetas del piloto: todo lo anterior + correcciones | **G2** |
+| **FW-5** (21–22 nov) | En las tarjetas del piloto: todo lo anterior + correcciones | **G2** |
 
 Lo que no se termine en esas fechas mueve G2, no el pedido del piloto.
 
 ## 10. Qué queda fuera de este plan
 
-- **V5.6 y V5.7:** siguen su propio plan entre semana (la [pasada 3](v56-v57-layout-pasada-3.md) y el firmware 0.7.0).
+- **V5.6 y V5.7:** siguen su propio plan entre semana (la [pasada 4](v56-v57-layout-pasada-4.md), los 5 prototipos de cada una y el firmware 0.7.0).
 - **Homologación IFT de la v6:** trámite en paralelo (Leo / Adriana). Puede retrasar la salida a campo aunque el piloto pase el banco.
 - **Pedido de las 130** (y las 200 para República Dominicana): después de G2, con el BOM y las existencias de ese día.

03-Architecture-Hardware/2026-10-19_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-4_ES.md

@@ -0,0 +1,210 @@
+---
+title: "Instrucciones para Michelle — V5.6 y V5.7, pasada 4: cierre (19-oct-2026)"
+tags: [project-drogheda, hardware, hbox, einarboard, v5.6, v5.7, layout, pcb, michelle, t30]
+project: Project Drogheda
+author: Helgen Technologies
+date: 2026-10-19
+version: 1.0
+status: ACTIVO — sustituye lo pendiente de la pasada 3 (16-oct) · empieza después de que Leo suba T30
+audience: Michelle (layout), Leo
+---
+
+# Instrucciones para Michelle — V5.6 y V5.7, pasada 4 (cierre) · 19-oct-2026
+
+**Primero, gracias:** la pasada 3 cerró casi todo lo grande en las dos tarjetas (el detalle está en la [re-auditoría del 19-oct](re-auditoria-19oct.md)). Esta pasada es corta: lo mecánico ya lo hace el script **T30** y aquí queda solo lo que necesita mover cobre o piezas.
+
+Base: **V5.6** = `hbox-watchdog-v5.kicad_pcb` y **V5.7** = `hbox-watchdog-v57.kicad_pcb`, los dos **después de T30**. Orden: **V5.6 completa → commit y push → V5.7.**
+
+Reglas de siempre:
+
+- Corriente solo por F.Cu/B.Cu (In1 e In2 son de 0.5 oz). Cada cambio de capa de una red de potencia lleva **2–3 vías** 0.6/0.3 (u 0.8/0.3), nunca una sola.
+- No mover U6, U7, U16, U26, MOD1, J7/J8, RS1, C31, Q7 ni la fila de conectores. No tocar la pasta del EP de U6.
+- **No tocar los hilos de sensado de RS1** (dos pistas de 0.25 mm de U6.6 y U6.7 a los pads de RS1, de T27) ni unirles cobre de potencia.
+- No mover ni borrar las vías que agregó T30 (las 0.6/0.3 nuevas junto a las vías de potencia y junto a C149/C150/D34). Si estorban para algo de esta lista, avísale a Leo.
+- Las coordenadas (x, y) en mm son para ubicarte rápido; manda el designator y el pin.
+
+![V5.6 después de T30: lo que queda a mano](img/2026-10-19_Drogheda_V5.6-Pendientes-tras-T30_v1.0.png)
+
+## 0. Antes de empezar (Leo, 10 min)
+
+Con **KiCad cerrado** (PCB y esquemático de las dos tarjetas) y el árbol limpio:
+
+```bash
+cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad
+git status                      # sin cambios; a lo más, tools/t30_v56_v57_mecanicos.py como archivo nuevo (??)
+git pull --ff-only
+# prueba en seco: no escribe nada, solo dice lo que haría
+python3 tools/t30_v56_v57_mecanicos.py hbox-watchdog-v5.kicad_pcb
+python3 tools/t30_v56_v57_mecanicos.py hbox-watchdog-v57.kicad_pcb
+# aplicar (deja .T30bak del PCB y del esquemático)
+python3 tools/t30_v56_v57_mecanicos.py hbox-watchdog-v5.kicad_pcb --apply
+python3 tools/t30_v56_v57_mecanicos.py hbox-watchdog-v57.kicad_pcb --apply
+```
+
+Lo que debe decir:
+
+| V5.6 (`hbox-watchdog-v5`) | V5.7 (`hbox-watchdog-v57`) |
+|---|---|
+| — | `4  cobre suelto borrado: 12 elementos` |
+| `3  via micro …` × 4 (la de `/NTC` pasa a 0.5/0.3) | igual |
+| `1  vias en paralelo: 18 nuevas en 10 sitios, 30 tramos de union` | `1  vias en paralelo: 21 nuevas en 11 sitios …` |
+| — | `2  vias GND junto a C149/C150/D34/C153/C154: 11 nuevas` |
+| `5  conexion solida: 1 pads` | `5  conexion solida: 7 pads` |
+| `6  JP/TP/MOD1 fuera de BOM y posiciones en el PCB: 14 huellas` | igual |
+| `7  cajetin del PCB: EINARBoard HBOX V5.6, rev 5.6, 2026-10-19` | `… V5.7, rev 5.7, 2026-10-19` |
+| `6  esquematico: 14 simbolos …; cajetin actualizado` | igual |
+
+Si dice **ABORTAR**, el archivo ya no es el que se auditó (alguien lo cambió): no escribió nada; avísale a Claude.
+
+Después, en KiCad, cada tarjeta: **B** (rellenar zonas) → **Inspeccionar → DRC** con «Rellenar zonas» y «Comprobar paridad».
+
+- **V5.6:** debe dar lo mismo que antes de T30: 3 errores (MH7/MH9/MH10 dentro de MOD1, por diseño), 0 sin conectar, paridad solo con los PF*.
+- **V5.7:** lo mismo, y sin los 6 avisos de cobre suelto.
+
+Guarda (Ctrl+S) y sube:
+
+```bash
+mv hbox-watchdog-v5.kicad_pcb.T30bak hbox-watchdog-v5.kicad_sch.T30bak hbox-watchdog-v57.kicad_pcb.T30bak hbox-watchdog-v57.kicad_sch.T30bak _to_delete/
+git add tools/t30_v56_v57_mecanicos.py hbox-watchdog-v5.kicad_pcb hbox-watchdog-v5.kicad_sch hbox-watchdog-v57.kicad_pcb hbox-watchdog-v57.kicad_sch
+git commit -m "T30: V5.6/V5.7 vias en paralelo, vias micro a normales, cobre suelto V5.7, cajetin, stackup 7628, JP/TP/MOD1 fuera de BOM/CPL" --trailer "Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>" --trailer "Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx"
+git push
+cd ../..
+git add 03-Architecture-Hardware/kicad
+git -c diff.ignoreSubmodules=none commit -m "kicad: T30 (V5.6/V5.7)" --trailer "Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>" --trailer "Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx"
+git push
+```
+
+Michelle, después del aviso de Leo: `git pull --ff-only` y empiezas con la parte A. **No abras V5.6 ni V5.7 antes de ese aviso**: así no se repite el conflicto del lunes.
+
+![Lo que queda a mano, de cerca](img/2026-10-19_Drogheda_V56-V57-Detalle-Pendientes_v1.0.png)
+
+## Parte A — V5.6 (`hbox-watchdog-v5`, ≈ 1 h)
+
+### A-1. L7 junto a U7, y Dbk2
+
+Hoy **L7.1** (139.0, 107.1) está a 7.1 mm de **U7.8** (141.87, 115.89) y el nodo SW corre 13 mm a 0.7 mm. Además, de L7.1 sale una rama de **18 mm** hasta **Dbk2** (141.8, 93.4), que no se monta (U7 es síncrono): es una antena de conmutación.
+
+1. Acerca **L7** para que L7.1 quede a **≤ 5 mm de U7.8**. U7 no se mueve.
+2. Pon **Dbk2** junto a L7.1 / U7.8, con **≤ 3 mm** de cobre de SW hasta su pad 1. Borra la rama larga.
+3. Nodo SW (U7.8 → L7.1, Cbst2.2, Dbk2.1) solo en F.Cu, **≥ 1.0 mm**, sin vías y sin pistas de otras redes debajo en In1.
+4. Reajusta `/3V3_MODEM` (L7.2 → J7.1) a 1.0 mm, como quedó en la pasada 3.
+
+### A-2. Salida VSYS de U6
+
+Los pines **U6.1** y **U6.24** (VSYS) llegan a la vía **(153.19, 110.88)** con dos pistas de **0.3 mm** (1.6 y 2.3 mm). Por ahí pasa todo el 5 V cuando la tarjeta va en batería.
+
+- Haz un polígono (o pistas) de **≥ 1.0 mm** desde los dos pines hasta la vía. Entra al pad con el ancho del pad y ensancha en cuanto salgas.
+- Pon **2 vías más** junto a esa vía, unidas en F.Cu y B.Cu.
+- Cuidado con los pines vecinos de U6 y con C35 (arriba a la izquierda).
+
+### A-3. `/SYS5V` hacia U7.2
+
+La vía **(141.2, 108.6)**, junto a U7.2 (VIN del buck del módem), es la única que une ese tramo de B.Cu con F.Cu. Pon **2 vías más** a su lado, o llega a U7.2 por F.Cu sin cambiar de capa.
+
+### A-4. `/VEH5V` en (162.6, 113.0)
+
+Vía sencilla en el camino de P2 a RS1, entre U6 y L6. **2 vías más**, unidas a la pista de 1.0 mm en F.Cu y en B.Cu. Ojo: ahí mismo llega la pista de 0.5 mm de U6.16 (OVSNS) por B.Cu: no la ensanches ni la muevas.
+
+### A-5. Entrada de RS1 (zona de T27)
+
+La vía **(151.0, 115.54)** lleva toda la entrada de 5 V a RS1.1. No la muevas: pon **una vía más** en otro punto del mismo camino. La mejor opción es junto a **C31.1** (149.46, 120.11): una vía de B.Cu a F.Cu pegada al pad, unida al B.Cu de `/VEH5V` y al pad de C31.1. Desde ahí la corriente entra a RS1.1 por la pista de 1.0 mm de T27.
+
+**Condición:** a ≥ 0.25 mm de los dos hilos de sensado de 0.25 mm (morados en la figura). Si no cabe sin acercarte, déjalo y avísale a Leo.
+
+### A-6. DRC: excluir MH7/MH9/MH10
+
+El DRC marca **MH7, MH9 y MH10 «dentro del courtyard de MOD1»**: son los barrenos del ArduSimple y es por diseño. Clic derecho en cada uno → *Excluir esta infracción*.
+
+### A-7. Cierre de V5.6
+
+1. **B** (rellenar zonas).
+2. **DRC** con «Rellenar zonas» y «Comprobar paridad»:
+    - **0 errores** (con las 3 exclusiones de A-6);
+    - 0 sin conectar;
+    - paridad solo con los PF*;
+    - 0 colgantes.
+
+    Los ~85 avisos de «huella no coincide con la librería» son ruido; no los toques.
+3. Commit y push. Escribe en el mensaje lo que hiciste de verdad:
+
+```bash
+git add hbox-watchdog-v5.kicad_pcb hbox-watchdog-v5.kicad_pro
+git commit -m "V5.6 pasada 4: L7 y Dbk2 junto a U7, VSYS de U6 a 1 mm + 2 vias, vias en SYS5V/U7.2 y VEH5V, exclusiones MOD1"
+git push
+```
+
+Avísale a Leo con el hash. Claude revisa pad a pad y genera Gerber/BOM/CPL del piloto.
+
+## Parte B — V5.7 (`hbox-watchdog-v57`, ≈ medio día)
+
+![V5.7 después de T30: lo que queda a mano](img/2026-10-19_Drogheda_V5.7-Pendientes-tras-T30_v1.0.png)
+
+### B-1. `/SYS5V` bajo K1: fuera de In2 — BLOQUEANTE
+
+Hoy va **10.9 mm por In2 a 0.5 mm** entre las vías **(156.56, 64.44)** y **(158.6, 57.92)**, rodeando bajo K1 (por (155.41, 64.28) → (154.19, 63.06) → (154.19, 60.23) → (156.47, 57.95)). Ese tramo está en serie con todo lo que alimenta a U7 (buck del módem) y U12 (3.3 V de Ethernet): 81 mΩ, y aguanta ≈ 0.44 A cuando por ahí pasan picos de 1.5 A.
+
+- Rutea esa unión por **F.Cu o B.Cu a ≥ 1.0 mm**. Si cambias de capa, con 2–3 vías.
+- **Borra los tramos de 0.5 mm de In2** y las dos vías que queden sueltas.
+- La rama de **1.5 mm** de `/SYS5V` que va por In2 hacia **R2** (de la vía (165.4, 47.08) a (155.74, 54.64)) se queda: es el pull-up de 10 k de la compuerta de Q1 y casi no lleva corriente.
+
+### B-2. Fuente U25: lazo de entrada y nodo SW
+
+Hoy el lazo C150 → U25.2 → U25.8 → D34 → C150 mide **52 mm²** (meta **< 30**), y el nodo SW (U25.8 → D34.1 → L22.1) mide **48 mm²** (meta **≤ 25**). L22.1 (191.8, 51.0) está a 10 mm de D34.1 (191.8, 61.0), entre centros. T30 ya puso 2 vías GND junto a la tierra de cada capacitor y 4 junto a D34.2; eso acorta el regreso, pero el área la define dónde están las piezas.
+
+1. **C149/C150** (181.2, 63.8 / 67.8): gíralos 180° para que su pad de tierra mire hacia D34/EP de U25, y acércalos al pin 2 de U25 (184.7, 67.97): **pad de `/24V` a ≤ 2 mm del pin 2**. Su tierra debe quedar sobre la misma isla de F.Cu que D34.2 y el EP, sin cuellos de menos de 1 mm.
+2. **L22**: que **L22.1 quede a ≤ 5 mm de D34.1**. Puedes girarla 90° o bajarla hacia D34; L22.2 sigue saliendo a C153/C154.
+3. Nodo SW solo en F.Cu, compacto, **sin nada en In1 debajo**.
+4. **Conserva las vías de T30.** Si al mover C149/C150 una queda dentro de un pad o choca, muévela junto al pad nuevo; deben quedar 2 por capacitor.
+5. No muevas U25, R121/R122 ni C152: el FB ya quedó bien (0.6 mm).
+
+### B-3. L7 junto a U7, y Dbk2
+
+Igual que A-1: hoy L7.1 a 7.0 mm de U7.8; rama de 17 mm hasta Dbk2 (142.0, 93.2).
+
+### B-4. Salida VSYS de U6
+
+Igual que A-2. Aquí las pistas son de 0.25–0.3 mm.
+
+### B-5. `/SYS5V` hacia U7.2
+
+Igual que A-3: vía (141.2, 108.6).
+
+### B-6. `/VEH5V`: dos vías sencillas entre U6 y L6
+
+- **(168.0, 110.6)** y **(162.85, 113.19)**: 2 vías más en cada una, unidas a la pista de 1.0 mm en las dos capas.
+- La de (162.85, 113.19) recibe la pista de 0.5 mm de U6.16 por B.Cu: no la toques.
+
+### B-7. Entrada de RS1
+
+Igual que A-5.
+
+### B-8. Serigrafía
+
+El texto «Cbst2» se encima con el contorno de U7 (142.5, 114.9). Muévelo.
+
+### B-9. DRC: excluir MH7/MH9/MH10
+
+Igual que A-6.
+
+### B-10. Cierre de V5.7
+
+Igual que A-7. Además, resalta `/24V`, `/SW_PWRIN`, `/VEH5V`, `/SYS5V` y `/FB_PWRIN` con F.Cu y B.Cu apagadas: **no debe quedar nada visible en In1 ni In2**, salvo la rama de 1.5 mm de `/SYS5V` hacia R2.
+
+```bash
+git add hbox-watchdog-v57.kicad_pcb hbox-watchdog-v57.kicad_pro
+git commit -m "V5.7 pasada 4: SYS5V fuera de In2, C149/C150 y L22 junto a U25/D34, L7 y Dbk2, VSYS de U6, vias, serigrafia, exclusiones MOD1"
+git push
+```
+
+Después: re-auditoría pad a pad, Gerber/BOM/CPL y los **5 prototipos**.
+
+## Lo que NO hay que hacer
+
+- No mover RS1, C31, la vía de entrada (151.0, 115.54) ni los hilos de sensado de 0.25 mm.
+- No borrar las vías que agregó T30.
+- No mover ni borrar MH4, MH5, MH6, MH7, MH9 ni MH10; no quitarles «No en el esquemático».
+- No mover U6, U7, U16, U26, MOD1, J7/J8, Q7, P1–P11 ni la fila de conectores.
+- No cambiar la pasta del EP de U6 (6 ventanas, 50 %, intencional).
+- No poner piezas en la cara inferior.
+- No cambiar valores ni huellas, ni correr *Actualizar PCB* (si Leo aprueba los puertos, él te avisa).
+- No editar la V5.7 hasta que la V5.6 esté en el servidor.

03-Architecture-Hardware/2026-10-19_Drogheda_Re-Auditoria_V5.6-V5.7-v6_ES_v1.0.md

@@ -0,0 +1,313 @@
+---
+title: "Re-auditoría de producción — V5.6, V5.7 y v6 (19-oct-2026)"
+tags: [project-drogheda, hardware, hbox, einarboard, v5.6, v5.7, v6, auditoria, produccion, pedido, layout, t30]
+project: Project Drogheda
+author: Helgen Technologies (auditoría: Claude; revisión: Leo)
+date: 2026-10-19
+version: 1.0
+status: ACTIVO — re-auditoría sobre HBox_PCB 4f4681f (pasada 3 de Michelle + arreglo del merge) · para V5.6 y V5.7 sustituye el veredicto del 16-oct; la v6 sigue con su auditoría del 16-oct y el plan de fines de semana (rev. 1.1)
+audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM)
+---
+
+# Re-auditoría de producción — V5.6, V5.7 y v6 · 19-oct-2026
+
+**La pregunta (Leo, 19-oct 13:59):** «Los cambios ya están; hagamos la auditoría de todas las tarjetas.»
+
+**Archivos auditados.** Todos de HBox_PCB `4f4681f` (19-oct, 12:06). Se trabajó sobre copias en `kicad/_to_delete/audit-20261019/`; los archivos de trabajo no se tocaron.
+
+| Tarjeta | Proyecto KiCad | Último cambio | `.kicad_pcb` |
+|---|---|---|---|
+| V5.6 | `hbox-watchdog-v5` | `240e2c3` (arreglo del merge, sobre la pasada 3 de Michelle `be30764` → `00a9af4` → `13af8f3`) | `96b41eb4…` |
+| V5.7 | `hbox-watchdog-v57` | `f3f35f4` (pasada 3 de Michelle, 17-oct) | `94b50fc6…` |
+| v6 | `hbox-watchdog-v6` | `00a9af4` (Michelle, 17-oct) | `6b4d1512…` |
+
+!!! danger "Veredicto: todavía no se manda a fabricar ninguna, pero a la V5.6 le falta una hora"
+    - **V5.6 — casi lista.** La pasada 3 cerró lo grande:
+        - `/BAT_PLUS` ya no va por In2;
+        - `/3V3_MODEM` va a 1.0 mm;
+        - el EP de U7 tiene 4 vías;
+        - no quedan cobres sueltos;
+        - el sensado Kelvin de RS1 sigue intacto.
+
+        Con el script **T30** (5 min, Leo) y **≈ 1 h de Michelle** queda lista para Gerber/BOM/CPL y el **piloto de 5**.
+    - **V5.7 — avanzó mucho, todavía no.** Ya replica la pasada 2 de la V5.6, y el EP y el FB de U25 quedaron bien. Falta:
+        - **bloqueante:** `/SYS5V` sigue 10.9 mm por **In2 a 0.5 mm** bajo K1, en serie con el buck del módem;
+        - **importante:** la fuente U25 todavía tiene el lazo de entrada de 52 mm² y el nodo SW de 48 mm².
+
+        ≈ **½ día de Michelle** después de T30, y luego los **5 prototipos**.
+    - **v6 — sin avance en los bloqueantes.** El commit del sábado solo agregó 15 vías de tierra. Los 8 bloqueantes del 16-oct siguen abiertos. T25 y T28 siguen aplicando sin cambios (probado hoy en una copia). El plan de fines de semana se recorre una semana: **24–25 oct y 31 oct–1 nov; pedido del piloto ≈ 2-nov** ([plan rev. 1.1](v6-plan-fines-de-semana.md)).
+
+!!! success "T30 — script listo y probado (V5.6 y V5.7)"
+    `kicad/tools/t30_v56_v57_mecanicos.py` hace todo lo mecánico que quedaba:
+
+    - **Vías en paralelo:** 1–2 vías en cada cambio de capa de potencia que tenía una sola. V5.6: 18 vías en 10 lugares; V5.7: 21 en 11.
+    - **V5.7, tierras:** 11 vías GND en la entrada y salida de U25.
+    - **Vías «micro»:** las 4 se vuelven vías normales; la de 0.1 mm pasa a 0.5/0.3.
+    - **V5.7, limpieza:** borra 12 cobres sueltos.
+    - **Conexión sólida** en los EP.
+    - **BOM y CPL:** JP/TP/MOD1 fuera, en el PCB y en el esquemático.
+    - **Cajetín y stackup.**
+
+    **Probado en copias en la Mac** (Python 3.14, DRC de KiCad 10.0.4 con zonas rellenadas y paridad):
+
+    - **V5.6:** el mismo DRC de hoy, infracción por infracción.
+    - **V5.7:** desaparecen las 6 de cobre suelto.
+    - **Las dos:** 0 errores nuevos, 0 sin conectar y el ERC igual.
+
+    Comandos en la [pasada 4](v56-v57-layout-pasada-4.md#0-antes-de-empezar-leo-10-min).
+
+## 1. Resumen
+
+| | V5.6 → 113 pzas | V5.7 → 327 pzas | v6 → 130 + reemplazos |
+|---|---|---|---|
+| Qué cambió desde el 16-oct | Pasada 3 de Michelle (17 y 19-oct) + limpieza de Leo (viernes, `2889ba2`) | Pasada 3 de Michelle (17-oct) | 15 vías GND (17-oct) |
+| DRC hoy (KiCad 10.0.4, zonas rellenadas, paridad) | 3 errores (MH7/MH9/MH10 dentro de MOD1: por diseño), 0 sin conectar, paridad solo PF* | igual + 6 cobres sueltos | 0 errores, 0 sin conectar, 149 avisos de ancho |
+| Con T30 | sin infracciones nuevas | −6 (el cobre suelto) | — (T25 + T28: solo los 14 errores esperados de MH4) |
+| Bloqueantes | — | `/SYS5V` por In2 bajo K1 | los 8 del 16-oct |
+| Importantes que quedan a mano | L7/nodo SW, salida VSYS de U6, 3 vías sencillas | lo mismo que V5.6 + fuente U25 (lazo, nodo SW) + 1 vía más | toda la lista L-1…L-67 |
+| Para quedar lista | T30 + ≈ 1 h | T30 + ≈ ½ día | 2 fines de semana + firmware + IFT |
+| Siguiente paso | Gerber/BOM/CPL → piloto de 5 | 5 prototipos (ECO §6) | fin de semana 1: sáb 24-oct |
+
+![V5.6 después de T30: lo que queda a mano](img/2026-10-19_Drogheda_V5.6-Pendientes-tras-T30_v1.0.png)
+
+## 2. El merge del lunes: qué pasó y cómo evitarlo
+
+**Qué pasó.** El lunes a las 11:14 el commit `40decf8` (merge de Michelle) guardó marcadores de conflicto de git dentro de los dos PCB: 33 bloques en V5.6 y 93 en V5.7, y KiCad ya no los abría.
+
+- **El origen.** La rama de Michelle salió de `f65c830` (T27). Mientras tanto, el auto-sync de las 18:00 del viernes (`2889ba2`) subió otros cambios de esos mismos dos archivos, guardados en la Mac de Leo.
+- **El arreglo.** Leo lo resolvió en `240e2c3` y el mismo día agregó `.gitattributes` con `merge=binary` (`4f4681f`). Con eso git ya no mezcla archivos de KiCad línea por línea.
+
+**Verificación de este arreglo (hoy, por objeto/UUID).**
+
+- **V5.6** = el PCB de Michelle (`13af8f3`) menos exactamente 4 pistas y 2 vías sueltas: `/SYS5V` ×2, `/3V3_ETH` y `/BAT_PLUS`, y las vías `/BAT_PLUS` (165.85, 55.25) y `/NTC` (161.01, 93.30). Son los 6 de A10. Ninguna huella, pista o vía más cambió.
+- **V5.7** = el PCB de Michelle (`f3f35f4`) idéntico byte por byte.
+- **Lo que se descartó:** los cambios del viernes en la V5.7 (`2889ba2`: R121, `/BAT_PLUS`, `/MAIN5V` y `/FB_PWRIN` por otra ruta). Michelle hizo ese mismo trabajo de otra forma. Quedan en el historial.
+
+**Para que no se repita:**
+
+1. **El auto-sync de las 18:00 no debe subir archivos de KiCad.** Fue el que creó la rama paralela. Opciones: excluir `03-Architecture-Hardware/kicad/` (el submódulo) del auto-sync, o que solo suba `*.md`, imágenes y `hbox-docs/`.
+2. **Una persona por tarjeta a la vez.** Antes de abrir un PCB: `git pull --ff-only`. Al terminar: commit y push de inmediato, y avisar en Mattermost («suelto V5.7»).
+3. **Scripts (T25…T30) solo con KiCad cerrado y el árbol limpio** (`git status` sin cambios). Los corre Leo; Michelle hace `git pull` después.
+4. **El mensaje del commit debe decir lo que se hizo de verdad.** `be30764` y `13af8f3` copian el mensaje sugerido en las instrucciones («vías MAIN5V/U7…»), pero las vías de `/MAIN5V` (A4) no se hicieron. Claude audita el cobre, no el mensaje; aun así, el mensaje es lo que lee quien busca en el historial.
+
+## 3. V5.6 punto por punto
+
+Columnas: estado al 16-oct (después de T27), hoy (`240e2c3`) y con T30. Las medidas son del cobre, con zonas rellenadas.
+
+| Punto | 16-oct | 19-oct (hoy) | Con T30 | Falta |
+|---|---|---|---|---|
+| A1 barrenos | ✅ | ✅ (MH4: `/I2C_SCL` en In1 a 2.7 mm del centro, aceptado) | ✅ | — |
+| A2 sensado Kelvin de RS1 | ✅ (T27) | ✅ VIN y CLN | ✅ | no tocar |
+| A3 `/BAT_PLUS` P4 → L6 | 8.5 mm por In2; 2 vías sencillas | **0 mm en capas internas**; 1 vía sencilla junto a L6 | ✅ 3 vías | — |
+| A4 `/MAIN5V` → P11 | 103 mm de B.Cu a 1.0 mm, 1 vía sencilla; 131 mV a 2.5 A | F.Cu/B.Cu de 1.0–1.5 mm; **6 vías sencillas** en serie; 109 mV | ✅ 0 vías sencillas | salida VSYS de U6 (→ pasada 4, A-2) |
+| A5 `/3V3_MODEM` | 0.5 mm, 101 mV a 2 A | **1.0 mm, 51 mV** | ✅ | — |
+| A6 L7 junto a U7 | L7.1 a 8.8 mm de U7.8 | 7.1 mm; nodo SW 13 mm a 0.7 mm **+ 18 mm hasta Dbk2** | — | **≤ 5 mm** (→ A-1) |
+| A7 EP de U7 | 0 vías | **4 vías** | ✅ (conexión sólida) | — |
+| A8 vías de 0.1 mm | 2 | 1 (y era «micro», ver §5.1) | ✅ 0.5/0.3 | — |
+| A9 `/VEH5V` P2 → RS1 | 9.9 mm a 0.5 mm; 3 vías sencillas; 166 mV | **≥ 0.8 mm**; 3 vías sencillas; 150 mV | 2 vías sencillas | (162.6, 113.0) y la de RS1 (→ A-4, A-5) |
+| A10 cobre suelto | 6 | **0** | ✅ | — |
+| A11 cajetín, stackup, BOM | Rev 3.0, stackup genérico, JP/TP/MOD1 en el BOM | igual | ✅ Rev 5.6, JLC04161H-7628, fuera de BOM/CPL | — |
+| A12 puertos | decisión de Leo | sin decidir | — | **decisión** (§7) |
+| A13 cierre | — | 3 errores de MOD1 sin excluir | igual | excluirlos (→ A-6) |
+| `/SYS5V` a U7 y U12 | — | 3 vías sencillas en serie (P11.2 → U7.2: 55 mΩ) | 1 vía sencilla (141.2, 108.6) | → A-3 |
+
+**Total para la V5.6 después de T30:**
+
+- L7 y Dbk2;
+- la salida VSYS de U6;
+- 3 vías;
+- las exclusiones del DRC.
+
+Instrucciones con coordenadas: [pasada 4, parte A](v56-v57-layout-pasada-4.md#parte-a-v56-hbox-watchdog-v5-1-h).
+
+## 4. V5.7 punto por punto
+
+![V5.7 después de T30: lo que queda a mano](img/2026-10-19_Drogheda_V5.7-Pendientes-tras-T30_v1.0.png)
+
+| Punto | 16-oct | 19-oct (hoy) | Con T30 | Falta |
+|---|---|---|---|---|
+| B1 barrenos | ✅ | ✅ | ✅ | — |
+| A2 sensado Kelvin de RS1 | ✅ (T27) | ✅ | ✅ | no tocar |
+| B2 `/BAT_PLUS` | 58 mm por In1/In2; 3 vías sencillas; 219 mV a 3 A | **B.Cu de 1.5 mm**; 1.9 mm de restos en In1/In2; 1 vía sencilla; 104 mV | ✅ sin restos, 3 vías | — |
+| B2 `/MAIN5V` | 15 mm por In1 | **0 en capas internas**; 6 vías sencillas en serie hacia P11 | ✅ 0 vías sencillas | salida VSYS de U6 (→ B-4) |
+| B2 `/SYS5V` bajo K1 | 10.9 mm por In2 a 0.5 mm | **igual**: 81 mΩ en serie con U7 y U12 (≈ 120 mV a 1.5 A) | — | **bloqueante** (→ B-1) |
+| B2 `/SW3_NODE` | 12.8 mm por In1 | **0 en capas internas**; L7.1 a 7.0 mm de U7.8; 17 mm hasta Dbk2 | — | ≤ 5 mm (→ B-3) |
+| B2 `/ACC_INT1`, C128, vía `/3V3` suelta, «Rig1» | por corregir | ✅ (C128 a 1.15 mm del borde) | ✅ | — |
+| B2 serigrafía | 3 textos encimados | U7/Cbst2 todavía encimados | — | → B-8 |
+| B3.1 EP de U25 | 0 vías | **6 vías** | ✅ conexión sólida | — |
+| B3.2 divisor de FB | R121 a 19 mm; nodo FB de 35 mm | **R121/R122 a 0.6 mm; nodo FB de 3 mm** | ✅ | — |
+| B3.3 lazo de entrada | 55 mm² | 52 mm²; 0 vías GND junto a C149/C150 | 2 vías GND por capacitor | **< 30 mm²** (→ B-2) |
+| B3.4 nodo SW | L22.1 a 10 mm de D34.1 (centros); 47 mm² | igual (48 mm²) | — | **≤ 25 mm²** (→ B-2) |
+| B3.5 GND junto a D34 | 1 vía | 1 | ✅ 4 vías | — |
+| B3.6 `/VEH5V` L22 → RS1 | 4 vías sencillas; 116 mV | 6 vías sencillas; 116 mV | 3 vías sencillas | (168.0, 110.6), (162.9, 113.2) y la de RS1 (→ B-6, B-7) |
+| A5 `/3V3_MODEM` | 0.5 mm, 106 mV | **1.0 mm, 51 mV** | ✅ | — |
+| A7 EP de U7 | 0 vías | **4 vías** (1 adentro y 3 en la orilla del pad) | ✅ conexión sólida | — |
+| A8 vía de 0.1 mm | 2 | 1 («micro») | ✅ | — |
+| A11 cajetín, stackup, BOM | Rev 5.7; stackup genérico; JP/TP/MOD1 en el BOM | igual | ✅ | — |
+| B5 cobre suelto | 1 vía | **6** (3 vías `/BAT_PLUS`, 1 vía `/NTC`, 2 tramos) | ✅ 0 | — |
+
+**Total para la V5.7 después de T30:**
+
+- `/SYS5V` fuera de In2;
+- el reacomodo de C149/C150 y L22;
+- lo mismo que la V5.6 (L7/Dbk2, VSYS de U6, vías);
+- la serigrafía de U7/Cbst2.
+
+Instrucciones: [pasada 4, parte B](v56-v57-layout-pasada-4.md#parte-b-v57-hbox-watchdog-v57-medio-dia).
+
+## 5. Hallazgos nuevos de esta revisión
+
+### 5.1 Cuatro vías declaradas «micro» (V5.6 y V5.7)
+
+**Qué pasa.** Cuatro vías vienen de la V5.5 con el tipo «microvía»:
+
+- `/3V3` (158.715, 75.05);
+- GND (137.375, 71.8) y (130.555, 54.43);
+- la de `/NTC`, la de 0.3/0.1 mm.
+
+**Por qué importa.** JLC no hace microvías en una tarjeta estándar de 4 capas. Además, el DRC las revisa con las reglas de microvía (mínimo 0.2/0.1 mm) y no con las de vía normal (0.5/0.3): por eso nunca marcó el barreno de 0.1 mm.
+
+**Corrección.** T30 las convierte en vías normales: las tres de 0.8/0.3 se quedan del mismo tamaño y la de `/NTC` pasa a **0.5/0.3**. Para 0.6/0.3 no hay lugar sin acercarse a otras redes. Con eso el DRC de la copia no cambió.
+
+Las cuatro se quedan donde estaban, con la separación que ya tenían. La GND (130.555, 54.43) está a 0.15 mm de `/IGN_IN` y `/5V_SENSE` en F.Cu y en In1: cumple el mínimo de la tarjeta (0.15 mm), pero no la regla de HV24 (§5.4).
+
+### 5.2 El nodo SW del buck del módem llega hasta Dbk2 (V5.6 y V5.7)
+
+**Qué pasa.** Dbk2 (SS34, sin montar: U7 es síncrono) cuelga del nodo SW con **17–18 mm de pista** desde L7.1. Es una antena de conmutación sin terminar, a un lado del ArduSimple.
+
+**Corrección.** Al acercar L7 (A6), poner Dbk2 junto a L7.1 / U7.8 con ≤ 3 mm de cobre. La otra opción es quitarlo del esquemático (decisión de Leo, §7).
+
+### 5.3 La salida VSYS de U6 sale por dos pistas de 0.3 mm (V5.6 y V5.7)
+
+**Qué pasa.** Los pines 1 y 24 de U6 (VSYS) llegan a la vía (153.19, 110.88) con pistas de 0.3 mm de 1.6 y 2.3 mm (en V5.7, de 0.25–0.3 mm). Por ahí pasa todo el 5 V cuando la tarjeta va en batería, y la entrada del cargador cuando hay 24 V.
+
+**Corrección.** Polígono de ≥ 1 mm desde los pines hasta la vía y 2 vías más junto a ella (→ A-2 / B-4).
+
+### 5.4 La clase HV24 no se aplica (V5.6 y V5.7)
+
+**Qué pasa.** Los patrones de la clase son `/24V_IN`, `24V`, `IGN_IN` y `Q10_GATE`. Solo el primero lleva la `/` inicial que KiCad pone en los nombres de red. Así, `/24V`, `/IGN_IN` y `/Q10_GATE` quedan en *Default* y la regla de 0.5 mm del `.kicad_dru` nunca se revisa:
+
+- el relleno de GND queda a 0.15 mm de esas redes;
+- hay 46 (V5.6) y 48 (V5.7) pares de pista, pad o vía a menos de 0.5 mm.
+
+**Qué tan grave es.**
+
+- **Cobre cubierto por máscara o en capas internas:** 0.15 mm cumple IPC-2221 (B4 y B1: ≤ 0.13 mm hasta 100 V).
+- **Pads expuestos:** no cumple. Para terminales sin recubrimiento IPC-2221 (A6) pide 0.25 mm hasta 30 V y 0.4 mm hasta 50 V. Hay **12 pads** de esas redes a 0.15 mm del relleno de GND en V5.6 y **11** en V5.7: P1.3, Rig1.1, Q10.1/.3, DzG1.1/.3, Rrp1.1, C10.1 y C22.1 en las dos; además C11.1, Ren1.1 y U2.7 en V5.6, y C149.1, C150.1 y U25.2 en V5.7.
+- Es un riesgo de confiabilidad a largo plazo (humedad, salinidad, migración), no de arco. La V5.5 en campo tiene lo mismo.
+
+**Recomendación.**
+
+- **Piloto (5 + 5):** dejarlo así.
+- **Antes del pedido grande (113 / 327):** corregir los tres patrones y dejar la regla de HV24 en **0.4 mm solo en F.Cu y B.Cu** (A6 hasta 50 V: cubre los 32 V máximos de la V5.7). En capas internas basta el mínimo de 0.15 mm.
+- **Qué implica:** el relleno de GND se aparta solo al rellenar; el DRC marca el resto: 19 lugares en V5.6 y 14 en V5.7. Casi todos están en la entrada de ignición (131.0, 54.4) y, en V5.6, en el buck del ventilador U2 (180–187, 65–74); en V5.7, en el divisor de EN de U25 (182, 70–72). Es ≈ 1 h por tarjeta.
+
+### 5.5 Otros, menores
+
+- **BOM:** el 10 nF 0603 sigue con dos códigos (C1589 y C57112). Unificarlo con el del BOM básico de JLC.
+- **V5.7 `/24V`:** 2 vías sencillas en serie hacia U25: (182.68, 65.8) y (184.0, 121.8). Con 24 V llevan ≤ 0.8 A, así que se aceptan. Con 9 V serían ≈ 1.9 A: agregar una vía en cada una si sobra tiempo.
+- **Cobre interno que se acepta:** `/SW_IN` (F1 → Q1, la alimentación del ArduSimple) va 86 mm (V5.6) y 95 mm (V5.7) por In2 a 1.0 mm. Son ≈ 85–95 mΩ con 0.5 oz: a 0.3 A, ≈ 27 mV y < 5 °C de calentamiento. `/IGN_IN` (≈ 116 mm por In1) solo lleva la corriente del divisor de ignición.
+
+## 6. Qué hace T30
+
+![T30: vías en paralelo y tierras (ejemplos)](img/2026-10-19_Drogheda_T30-Vias-en-paralelo_v1.0.png)
+
+| # | Qué | V5.6 | V5.7 |
+|---|---|---|---|
+| 1 | Vías 0.6/0.3 en paralelo a cada vía sencilla de `/BAT_PLUS`, `/MAIN5V`, `/SYS5V` y `/VEH5V` | 18 vías, 10 lugares | 21 vías, 11 lugares |
+| 2 | Vías GND junto a la tierra de C149/C150/C153/C154 y al ánodo de D34, cada una con su tramo de 0.5 mm al pad | — | 11 vías |
+| 3 | Vías «micro» → normales; `/NTC` 0.3/0.1 → 0.5/0.3 | 4 | 4 |
+| 4 | Borra cobre suelto (3 vías `/BAT_PLUS`, 1 vía `/NTC`, restos de `/BAT_PLUS` en In1/In2, tramo de `/3V3_MODEM`) | — | 12 elementos |
+| 5 | Conexión sólida a la zona: EP de U7 (y en V5.7: EP de U25, D34.2, C149.2, C150.2, C153.2, C154.2) | 1 pad | 7 pads |
+| 6 | JP1–JP6, TP1–TP7 y MOD1: «Excluir de BOM» y «Excluir de posiciones» en el PCB y en el esquemático | 14 | 14 |
+| 7 | Cajetín (PCB y esquemático); stackup JLC04161H-7628 con internas de 0.5 oz (antes, el genérico de KiCad con internas de 1 oz) | Rev 5.6 | fecha |
+
+**Cómo se eligieron las vías.**
+
+- **Ubicación:** cada vía nueva va sobre una pista existente de la red o junto a ella, y se une a la vía original en F.Cu y B.Cu con tramos cortos de 0.8–1.0 mm.
+- **Tamaño:** 0.6/0.3, menor que el 0.8/0.4 que la clase PWR_HI trae por omisión (el DRC no lo exige), porque 0.8 no cabía sin acercarse a otras redes. Cada vía de 0.3 mm lleva ≈ 1 A (cálculo conservador), y en cada cambio de capa quedan 2–3 en paralelo.
+- **Separación:** ≥ 0.23 mm de cualquier red ajena en las 4 capas (la regla de la tarjeta es 0.15 mm).
+- **Lo que se evita:**
+    - hilos de sensado y derivaciones delgadas de la misma red;
+    - pads (sin vía en pad);
+    - el espacio entre los pads de una pieza (sin vías debajo de piezas).
+- **Comprobación:** con T30 aplicado, ningún tramo de esos caminos depende ya de una sola vía. V5.6: `/BAT_PLUS` P4 → L6 y `/MAIN5V` → P11. V5.7: lo mismo y 3 de las 6 de `/VEH5V`.
+- **Dónde no hay lugar seguro**, T30 no pone nada y queda para Michelle: la vía de entrada de RS1 (zona de T27), las que están entre U6 y Q7, y la de U7.2.
+
+**Seguridad del script.**
+
+- Prueba en seco por defecto.
+- Respaldos `.T30bak`.
+- Aborta si cualquier vía o pista de referencia ya no está donde se auditó.
+- Correrlo dos veces no hace nada la segunda.
+- Cada vía GND nueva lleva su tramo propio al pad: sin eso, KiCad le cambiaba la red a `/3V3` al abrir el archivo, por el relleno viejo de In2 (se vio en la primera prueba y ya está corregido).
+
+## 7. Decisiones para Leo
+
+| # | Decisión | Recomendación |
+|---|---|---|
+| D-19-1 | **Puertos en V5.6/V5.7** (A12, pendiente desde el 16-oct): U32, D39, R147, CTS a GND, J10.8 a GND, LED de actividad. | Decidir **hoy**: si van, que entren al piloto (≈ 2–3 h de esquemático + ½ día de layout por tarjeta). Si no, el piloto se prueba con las mitigaciones de firmware y el RS-485 no se usa en buses compartidos. |
+| D-19-2 | **Dbk2** (SS34 sin montar, del buck del módem). | Moverlo junto a L7.1 (5 min, sin tocar el esquemático). Quitarlo solo si nunca se va a montar. |
+| D-19-3 | **Auto-sync de las 18:00.** | Excluir el submódulo `kicad/` (§2). |
+| D-19-4 | **Clase HV24** (§5.4). | Dejarla como está para el piloto. Antes de las 113/327: corregir los patrones y poner HV24 en 0.4 mm en capas externas (≈ 1 h de layout por tarjeta). |
+
+## 8. v6
+
+**Qué cambió el sábado** (`00a9af4`, comparado objeto por objeto contra `2612891`): solo **15 vías GND nuevas**, nada más.
+
+| Medida | 16-oct | 19-oct |
+|---|---|---|
+| Vías GND | 81 | 96 (meta ≥ 400) |
+| Cobertura de In1 bajo la RF LTE de F.Cu | 26 % / 42 % | 56 % / 80 % |
+| Vías GND junto a D34 | 0 | 1 (meta ≥ 4) |
+| Celdas de 20 mm sin vía | 6 de 35 | 3 de 35 |
+| Distancia de la tierra de F.Cu a la vía más cercana (mediana / máx.) | 7.7 / 28.8 mm | 6.2 / 24.2 mm |
+| DRC | 253 avisos, 0 errores | igual |
+
+**Los 8 bloqueantes siguen abiertos** ([auditoría v6 del 16-oct](v6-auditoria-produccion-16oct.md)):
+
+1. U25 con el código del AP64350.
+2. Sin barrenos.
+3. 5 V por In1/In2 a 0.5 mm.
+4. Cargador U6.
+5. Fuente U25.
+6. RF del módem por In1.
+7. Vías de tierra.
+8. Stackup.
+
+**T25 + T28 siguen aplicando.** Se corrieron hoy sobre una copia de `00a9af4`:
+
+- **T25:** 5 barrenos.
+- **T28:** 131 cambios, sin UUIDs perdidos.
+- **DRC de la copia:** los únicos errores nuevos son los 14 de MH4 (3 de separación al barreno, 2 de NPTH dentro del courtyard de D23/D24 y 9 de máscara), más avisos de huella modificada.
+
+**Calendario.** El plan sigue igual, recorrido una semana: fines de semana **24–25 oct** y **31 oct–1 nov**, pedido del piloto el **lun 2-nov**, G2 ≈ **22-nov** ([plan rev. 1.1](v6-plan-fines-de-semana.md)). Lo que no se puede atrasar: **las pre-órdenes en JLC** (THVD1410DR, TPS7A2033PDBVR, J14) y la decisión D-v6-1 (strap de PA9).
+
+## 9. Siguientes pasos
+
+| Cuándo | Quién | Qué |
+|---|---|---|
+| **Lun 19-oct** | Leo | Correr T30 en V5.6 y V5.7, DRC, subir ([comandos](v56-v57-layout-pasada-4.md#0-antes-de-empezar-leo-10-min)); decidir D-19-1…4 |
+| Lun 19 – mar 20 | Adriana / Leo | Pre-órdenes de la v6 en JLC |
+| **Mar 20-oct** | Michelle | Pasada 4, parte A (V5.6, ≈ 1 h) → push |
+| Mar 20 | Claude | Re-auditoría de la V5.6 + **Gerber/BOM/CPL** del piloto de 5 |
+| Mar 20 – mié 21 | Michelle | Pasada 4, parte B (V5.7, ≈ ½ día) → push |
+| Mié 21 | Claude | Re-auditoría de la V5.7 + archivos de los 5 prototipos |
+| Mié 21 – jue 22 | Leo / Aldair | Pedido: 5 V5.6 + 5 V5.7 (vías del EP de U6 *Epoxy Filled & Capped*, rayos X en U6) |
+| En paralelo | Leo + Claude | Firmware 0.7.0 (`board_v56.h`): sin él, el piloto no puede probar el ciclo de 10 s, Ethernet de campo ni los puertos |
+| **Sáb 24 – dom 25** | Michelle / Leo | v6, fin de semana 1 ([plan rev. 1.1](v6-plan-fines-de-semana.md)) |
+
+## 10. Cómo se hizo
+
+- **DRC y ERC:** KiCad 10.0.4 (`kicad-cli pcb drc --schematic-parity --refill-zones --severity-all`; `sch erc`) en copias con las tablas de librerías del proyecto, para comparar infracción por infracción antes y después de T30.
+- **Historial:** los PCB de `f65c830`, `2889ba2`, `be30764`, `00a9af4` y `13af8f3` se extrajeron de git (solo lectura). Se compararon por UUID con un script propio (huellas, pistas, vías, zonas y textos, sin los rellenos).
+- **Medidas:** script propio sobre el cobre rellenado:
+    - cobre en serie entre dos pads (cada tramo y vía cuya falta desconectaría la ruta), con resistencia y calentamiento por IPC-2221;
+    - vías de corte (las que, si se quitan, separan la red);
+    - topología Kelvin de RS1 cortando el pad;
+    - distancias de pad a pad;
+    - lazo caliente por centros de pad.
+- **Resistencias:** 1 oz en F.Cu/B.Cu y 0.5 oz en In1/In2, el cobre del JLC04161H-7628 (el stackup que deja T30). Al pedir, confirmar ese stackup.
+- **T30:** las posiciones de las vías se calcularon con separación a todo el cobre ajeno en las 4 capas. Se probó en la Mac sobre copias de los archivos de trabajo y se comparó el DRC infracción por infracción. Después, en la copia, se volvieron a medir las series de cobre y las vías de corte.
+- **v6:** comparación por UUID contra el commit del 16-oct; T25 + T28 en una copia con DRC.
+- **Verificación independiente:** un segundo revisor, con su propio lector del PCB, volvió a medir 14 afirmaciones de este documento. Confirmó 12; las otras 2 quedaron corregidas aquí: la separación de las vías «micro» convertidas (§5.1) y los patrones de HV24 (§5.4).

03-Architecture-Hardware/kicad

@@ -1 +1 @@
-Subproject commit 4f4681f83cd52c2cbcd9a82ffd53bc62bee3d18d
+Subproject commit 4ed9e33cab7e62b2b7e5f3f60dbea00f5a756a77

CLAUDE.md

@@ -157,6 +157,30 @@ include ~19 mm of copper; fix = Kelvin to RS1 pads). D8 (identify v6 by the SC7A
 have it too. Canonical: `03-Architecture-Hardware/2026-10-16_Drogheda_Auditoria-Produccion_V5.6-V5.7-v6_ES_v1.0.md`
 + Michelle's `2026-10-16_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-3_ES.md` (site: `hardware/auditoria-produccion-16oct/`).
 
+**v6 production audit + weekend plan (2026-10-16 PM) → re-audit of all three + T30 (2026-10-19).** Audited on
+HBox_PCB `4f4681f` (Michelle's pass 3 + Leo's merge fix). **V5.6** (`hbox-watchdog-v5`, `240e2c3`) is **almost
+ready**: `/BAT_PLUS` off the inner layers, `/3V3_MODEM` 1.0 mm, U7 EP 4 vias, no loose copper, RS1 Kelvin intact;
+DRC = only the 3 MOD1 NPTH-in-courtyard errors (by design), 0 unconnected. **T30**
+(`kicad/tools/t30_v56_v57_mecanicos.py`; dry-run by default, `.T30bak`, aborts on geometry drift, DRC-verified on
+copies) adds parallel vias at every single-via power layer change, turns the 4 "micro" vias into through vias
+(`/NTC` 0.3/0.1 → 0.5/0.3), takes JP/TP/MOD1 out of BOM/CPL (PCB + schematic), sets title block + JLC04161H-7628
+stackup; on V5.7 also +11 GND vias at U25 and deletes 12 loose items. After T30, V5.6 needs ~1 h of layout (L7
+≤ 5 mm from U7 + Dbk2, U6 VSYS 0.3 mm escape, 3 single vias, DRC exclusions) → Gerber/BOM/CPL → 5-board pilot.
+**V5.7** (`f3f35f4`) now replicates V5.6, but **`/SYS5V` runs 10.9 mm on In2 at 0.5 mm under K1 (blocker)** and
+the U25 input loop is 52 mm² (target < 30) → ~half a day. **v6** (`00a9af4`, only +15 GND vias since the audit):
+**NOT READY**, the 8 blockers of the 16-oct v6 audit stand (U25 still the AP64350 part code, no mounting holes,
+5 V on In1/In2 at 0.5 mm, charger U6, U25 layout, modem RF on In1, GND vias, stackup); T25 `--set v6` +
+**T28** (`kicad/tools/t28_v6_mecanicos.py`) still apply; weekend plan **rev 1.1** shifted one week (24–25 Oct,
+31 Oct–1 Nov, pilot of 20 ordered Mon 2-Nov, G2 ≈ 22-Nov; JLC pre-orders not shifted). **Merge incident
+(19-oct):** `40decf8` wrote git conflict markers into both V5.x PCBs — Michelle's branch from `f65c830` vs the
+Friday 18:00 auto-sync (`2889ba2`) of KiCad files from Leo's Mac; fixed in `240e2c3` + `.gitattributes`
+`merge=binary` (`4f4681f`). Rule: one person per board at a time, scripts only with KiCad closed and a clean
+tree; recommended: keep `kicad/` out of the auto-sync (decision D-19-3). Canonical:
+`03-Architecture-Hardware/2026-10-19_Drogheda_Re-Auditoria_V5.6-V5.7-v6_ES_v1.0.md` +
+`2026-10-19_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-4_ES.md` (Michelle) +
+`2026-10-16_Drogheda_Auditoria-Produccion_v6_ES_v1.0.md` + `2026-10-16_Drogheda_Plan-Fines-de-Semana_v6-Produccion_ES.md`
+(site: `hardware/re-auditoria-19oct/`).
+
 ---
 
 ## 1. System architecture (corrected from the BOM, 2026-06-20)
@@ -232,7 +256,7 @@ these before presenting; if it breaks one, say so and propose the compliant fix.
 | `00-Project-Management` | plan, ethos, hackathon, **financials**, **handover**, client comms, Drive tooling | [[00-Project-Management/PLAN\|PLAN]] · [[00-Project-Management/Engineering-Handover\|Engineering-Handover]] · `ethos.md` · `hackathon-plan.md` · `Financials.md` · `Drive-Upload/` · `client-comms/` |
 | `01-Requirements` | what we build | `SRS.md` · `HBOX-product-spec.md` |
 | `02-Architecture-Software` | backend/software analysis, ADRs | `backend-review.md` |
-| `03-Architecture-Hardware` | HBOX/cabinet, wiring, BOM, **watchdog PCB v3** | `hardware-respec-and-pcb-brief.md` · `cabinet-electrical-bom.md` · `watchdog-schematic.md` · `watchdog-health-telemetry.md` · `firmware-review.md` · `BOM-master.md` (+§5 Block B/E/H/I parts) · **`watchdog-pcb-v3-design.md`** (schematic spec) · `watchdog-pcb-v3-bom.xlsx` · `watchdog-pcb-v3-kicad-guide.md` (KiCad→JLCPCB) · `watchdog-pcb-v3-blockdiagram.svg` · `watchdog-protoboard-bringup.md` + `watchdog-proto-bench-bringup-v3.md` · `watchdog-connections.xlsx` (PCB pin/net list; H1 DNP; +B/H/I rows) · `watchdog-connections-rationale.md` (+§7 additions 2026-07-02) · **`watchdog-electrical-design-state.md`** (CANONICAL — read first) · **`watchdog-production-schematic-delta.md`** (PROD build spec; LTC4040 §4 values) · `kicad/` — `hbox-watchdog-v3.kicad_sch` (**DEV/proto**) · `hbox-watchdog-v3-PROD.kicad_sch/.kicad_pcb` (**PRODUCTION**: ERC 0, layout started, DRC baseline) · `Drogheda-sym.kicad_sym` (MP1584EN · LTC4040EUFD · AO4406A) · `Drogheda_Conexiones-por-Bloque_Proto_v1.xlsx` (**proto assumptions ledger**) · `Guia-Conexion-Protoboard/` (LaTeX source; `modulos-pinout.tex` = visual parts catalog) → `Drogheda_Guia-Conexion-Protoboard_ES_v3.1.pdf` · **`2026-07-08_Drogheda_4G-Modem-Alternatives_v1.0.md`** (XBee 2.0 mm bridge + cheap-4G survey) · `circuitikz-wiring/` (sheet + Beamer v2.1, blocks 1–11; XBee-socket 3V3 fix 07-08; **`Drogheda_Diagrama-Unico-Proto`** = todo-en-una-hoja para verificación rápida, Modo B; v1.1 07-10 agrega XBee 20-pin obligatorios VREF(14)→VCC · ON/OFF(20)→GND · GND×4 + USB config + franja de pinouts para el técnico; HiRes-300dpi.png para TV; **v1.2 07-20**: letras G/D/S·B/C/E en todos los transistores + bloque 5b Q10+DzG 15V) · **Guía v3.1** (5b Q10+Zener · 9c pines obligatorios XBee + USB · disipadores · plano 10×10) · **lista de compras reconstruida DESDE CERO** (1 tarjeta ≈MX$2,087) · `watchdog-protoboard-BOM-3boards.xlsx` + `watchdog-LISTA-DE-COMPRAS-ES.xlsx` (proto BOMs; 07-10: +BOB-08276/PRT-08272, buck «MODEM 3.3V», breakout USB-C+cable, botón/LED módem, straps VREF/ON-OFF, surtido +220R/22k) · **`2026-07-06_Drogheda_EinarBoard-1.0-PreFab-Audit_v1.0.md`** (CLOSED — Rev 1.1 fixes) · `Assembly-BOM-Split.md` + `LCSC-search-list.md` (verified LCSC) + `JLCPCB-Order-Guide.md` (ordering runbook) · `harness-connector-pinout.md` + `Socket-Pinout-Silkscreen.md` · **`EinarBoard-Manual/`** (Rev 1.1 order-prep pack: `einarboard-manual.tex` → branded PDF · `helgen_einarboard_1.0_production_bom.xlsx` · `tools/generate_production_bom.py` + `tools/sync_bom.py` Excel→LaTeX BOM sync) — plus repo-root `scripts/prep_order_release.sh` (safe cleanup + release commit) · **`2026-10-16_Drogheda_Auditoria-Produccion_V5.6-V5.7-v6_ES_v1.0.md`** (production audit + comparison table) + `2026-10-16_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-3_ES.md` · `kicad/tools/t25_mounting_holes_v55.py` (restores the 7 V5.5 holes) |
+| `03-Architecture-Hardware` | HBOX/cabinet, wiring, BOM, **watchdog PCB v3** | `hardware-respec-and-pcb-brief.md` · `cabinet-electrical-bom.md` · `watchdog-schematic.md` · `watchdog-health-telemetry.md` · `firmware-review.md` · `BOM-master.md` (+§5 Block B/E/H/I parts) · **`watchdog-pcb-v3-design.md`** (schematic spec) · `watchdog-pcb-v3-bom.xlsx` · `watchdog-pcb-v3-kicad-guide.md` (KiCad→JLCPCB) · `watchdog-pcb-v3-blockdiagram.svg` · `watchdog-protoboard-bringup.md` + `watchdog-proto-bench-bringup-v3.md` · `watchdog-connections.xlsx` (PCB pin/net list; H1 DNP; +B/H/I rows) · `watchdog-connections-rationale.md` (+§7 additions 2026-07-02) · **`watchdog-electrical-design-state.md`** (CANONICAL — read first) · **`watchdog-production-schematic-delta.md`** (PROD build spec; LTC4040 §4 values) · `kicad/` — `hbox-watchdog-v3.kicad_sch` (**DEV/proto**) · `hbox-watchdog-v3-PROD.kicad_sch/.kicad_pcb` (**PRODUCTION**: ERC 0, layout started, DRC baseline) · `Drogheda-sym.kicad_sym` (MP1584EN · LTC4040EUFD · AO4406A) · `Drogheda_Conexiones-por-Bloque_Proto_v1.xlsx` (**proto assumptions ledger**) · `Guia-Conexion-Protoboard/` (LaTeX source; `modulos-pinout.tex` = visual parts catalog) → `Drogheda_Guia-Conexion-Protoboard_ES_v3.1.pdf` · **`2026-07-08_Drogheda_4G-Modem-Alternatives_v1.0.md`** (XBee 2.0 mm bridge + cheap-4G survey) · `circuitikz-wiring/` (sheet + Beamer v2.1, blocks 1–11; XBee-socket 3V3 fix 07-08; **`Drogheda_Diagrama-Unico-Proto`** = todo-en-una-hoja para verificación rápida, Modo B; v1.1 07-10 agrega XBee 20-pin obligatorios VREF(14)→VCC · ON/OFF(20)→GND · GND×4 + USB config + franja de pinouts para el técnico; HiRes-300dpi.png para TV; **v1.2 07-20**: letras G/D/S·B/C/E en todos los transistores + bloque 5b Q10+DzG 15V) · **Guía v3.1** (5b Q10+Zener · 9c pines obligatorios XBee + USB · disipadores · plano 10×10) · **lista de compras reconstruida DESDE CERO** (1 tarjeta ≈MX$2,087) · `watchdog-protoboard-BOM-3boards.xlsx` + `watchdog-LISTA-DE-COMPRAS-ES.xlsx` (proto BOMs; 07-10: +BOB-08276/PRT-08272, buck «MODEM 3.3V», breakout USB-C+cable, botón/LED módem, straps VREF/ON-OFF, surtido +220R/22k) · **`2026-07-06_Drogheda_EinarBoard-1.0-PreFab-Audit_v1.0.md`** (CLOSED — Rev 1.1 fixes) · `Assembly-BOM-Split.md` + `LCSC-search-list.md` (verified LCSC) + `JLCPCB-Order-Guide.md` (ordering runbook) · `harness-connector-pinout.md` + `Socket-Pinout-Silkscreen.md` · **`EinarBoard-Manual/`** (Rev 1.1 order-prep pack: `einarboard-manual.tex` → branded PDF · `helgen_einarboard_1.0_production_bom.xlsx` · `tools/generate_production_bom.py` + `tools/sync_bom.py` Excel→LaTeX BOM sync) — plus repo-root `scripts/prep_order_release.sh` (safe cleanup + release commit) · **`2026-10-16_Drogheda_Auditoria-Produccion_V5.6-V5.7-v6_ES_v1.0.md`** (production audit + comparison table) + `2026-10-16_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-3_ES.md` · `kicad/tools/t25_mounting_holes_v55.py` (restores the 7 V5.5 holes) · `kicad/tools/t27_paso1_2_mh11_rs1_kelvin.py` (MH11 out + RS1 Kelvin, V5.6/V5.7) · `kicad/tools/t28_v6_mecanicos.py` (v6: U25 part code, stackup, U6 paste) · `kicad/tools/t30_v56_v57_mecanicos.py` (V5.6/V5.7 mechanical fixes, 19-oct) · `2026-10-16_Drogheda_Auditoria-Produccion_v6_ES_v1.0.md` + `2026-10-16_Drogheda_Plan-Fines-de-Semana_v6-Produccion_ES.md` (v6 audit + weekend plan, rev 1.1) · **`2026-10-19_Drogheda_Re-Auditoria_V5.6-V5.7-v6_ES_v1.0.md`** (re-audit of all three) + `2026-10-19_Drogheda_Instrucciones-Michelle_V5.6-V5.7-Pasada-4_ES.md` |
 | `04-Source-Code` | firmware + backend repos | `firmware/` (**own git repo `hbox-firmware`**: `blackpillrtkcode_v2/` deploy · `legacy/` v1 · `docs/LOGGING-SPEC.md` v2.1) · `htracker/` · `notifications/` · `rtk-config/` |
 | `05-Analytics-Reports` | SQL views, dashboards (VERONICA/PowerBI), **observability** | `2026-06-22_Drogheda_Manual-Logs-Grafana_v1.0.pdf` (Grafana/Loki log-consultation manual) |
 | `06-Testing-Validation` | RCA, diagnostics, test evidence, **log analysis & tooling** | `RCA-2026-06-field-failures.md` · `remote-diagnostic-protocol.md` · `2026-06-20_Drogheda_Bench-Log-Analysis_v1.0.md` (rev-3) · `2026-06-20_Drogheda_GNSS-Findings-Summary.md` · `log-analysis/` (repo **`hbox-log-tools`**: `log-explorer.html` · `analyze_logs.py` · `build_dashboard.py` · `docs/manual.pdf`) |

hbox-docs

@@ -1 +1 @@
-Subproject commit 43d4ba8328ed666e51b279ad619c25bbd5f1de1c
+Subproject commit c6b7c835712ec11de137e40e9a9a43e817af5f81