% ================================================================ COBRE
\section{D $\cdot$ El cobre final, sobre los archivos exactos de los Gerber}\label{sec:cobre}

\subsection{DRC, paridad y ERC}

\hwtab{\begin{tabular}{@{}L{4.0cm}L{5.6cm}L{5.6cm}@{}}
\toprule
\cab{\cw{Prueba (KiCad 10.0.4, copias)} & \cw{V5.6 \texttt{f07ad5b5}} & \cw{V5.7 \texttt{9373ebe8}}}\\
\midrule
DRC con \texttt{.kicad\_dru}, relleno y paridad & \textbf{3 errores}, los 3 \texttt{npth\_inside\_courtyard} de MH7/MH9/MH10 contra MOD1 (por diseño, excluidos en el \texttt{.kicad\_pro}) & igual\\
\rowcolor{HelgenMist} Sin conectar & \textbf{0} & \textbf{0}\\
Paridad con el esquemático & 13 avisos: solo los PWR\_FLAG (PF1--PF14) & igual\\
\rowcolor{HelgenMist} Avisos & 87 «no coincide con la biblioteca» (bibliotecas globales de la Mac y los courtyards de T38 en U7/U26), 2 de serigrafía en el borde (MOD1), 1 serigrafía sobre máscara (MH6) & 89 (+U25, L22) $\cdot$ 2 $\cdot$ 1\\
ERC & 25 infracciones, 0 errores (las mismas que el 20-oct) & 27, 0 errores\\
\bottomrule
\end{tabular}}

\subsection{Sensado Kelvin de RS1 — comprobado otra vez}

La prueba del 21-oct se repitió con un método independiente: se recorta el área del pad de RS1 del cobre y se
pregunta a dónde llega el hilo de sensado. \textbf{V5.6 y V5.7: U6.6 (VIN) solo llega a su propio pad y a nada
más; U6.7 (CLN) igual.} La corriente de entrada entra a RS1.1 por dos vías 0.6/0.3 ((150.7, 115.9) y
(150.9, 116.6), unidas en F.Cu y B.Cu) y sale de RS1.2 a Q7 sin pasar por los hilos de sensado. El límite de
entrada queda en 25 mV / 10 m$\Omega$ = 2.5 A, no en el $\approx$ 1 A de la V5.5.

\begin{figure}[H]\centering
\includegraphics[width=\linewidth]{fig/fig-rs1-kelvin.png}
\caption{RS1 en F.Cu, V5.6 y V5.7: hilos de sensado de 0.25 mm (VIN y CLN) hacia su pad, entrada de potencia por
dos vías y salida directa a Q7.}\label{fig:kelvin}
\end{figure}

\subsection{Vías únicas en las redes de potencia}

Para cada red de potencia se buscaron las vías cuya ausencia parte la red (puntos de articulación). Lo que queda
coincide con lo aceptado el 19 y 21-oct, con dos observaciones nuevas:

\hwtab{\begin{tabular}{@{}L{2.4cm}L{5.8cm}L{2.4cm}L{4.6cm}@{}}
\toprule
\cab{\cw{Red} & \cw{Vía única y lo que aísla} & \cw{Corriente} & \cw{Veredicto}}\\
\midrule
\net{/VEH5V} & (160.155, 113.19) $\to$ U6.16 OVSNS (ambas); (136.1, 42.5) $\to$ JP1 ventilador (V5.6); (145.9, 57.6) $\to$ C78 + C30 + R55 + R7 (V5.7) & sensado $\cdot$ 0.2 A $\cdot$ bulk & Aceptadas. C78 cuelga de una vía: su efecto en alta frecuencia es menor, el de ms (ráfagas) se conserva.\\
\rowcolor{HelgenMist} \net{/SYS5V} & (170.9, 47.1) / (165.4, 47.1) $\to$ R2 (pull-up); \textbf{V5.7 (146.37, 86.96) 0.6/0.3 $\to$ D12 + U12 + C101} & 0 $\cdot$ \textbf{$\approx$ 0.3 A} & \textbf{Nuevo, E-11:} por esa vía pasan el LDO del MCU (D12) y el buck del W5500. Eléctricamente sobra (una 0.3 mm aguanta $\sim$1 A); es un punto único de falla para el cerebro de la tarjeta. Siguiente revisión.\\
\net{/BAT\_PLUS} & (155.5, 109.2), (172.0, 113.2), (169.8, 113.4) $\to$ U6.23 + C35; (153.4, 60.0) $\to$ R5 & sensado $\cdot$ sensado & El pin BAT del LTC4040 es de sensado; la corriente va de P4 a L6. Aceptadas.\\
\rowcolor{HelgenMist} \net{/24V} V5.7 & \textbf{(182.4, 68.1) 0.8/0.3} y (184.0, 121.8) $\to$ toda la entrada de U25 & 0.7 A a 24 V $\cdot$ 1.9 A a 9 V & \textbf{E-10:} aceptada el 21-oct para 24 V. A 9 V se mide con cámara térmica. Segunda vía en la siguiente revisión.\\
\net{/24V} V5.6 & 4 vías 0.6--0.8 hacia U2 (ventilador) & 0.1 A & Aceptadas.\\
\rowcolor{HelgenMist} \net{/3V3\_ETH} & (86.6, 52.7) y (95.2, 57.2) $\to$ todo el W5500 & 0.13 A & Aceptadas (herencia V5.5).\\
\net{/SW\_IN} & (195.1, 60.6) y (132.0 / 122.6, 44) $\to$ Q1; 86 / 95 mm en In2 a 1.0 mm & 0.2 A & Herencia V5.5; $\approx$ 80 m$\Omega$, 20 mV. Aceptada.\\
\rowcolor{HelgenMist} \net{/ETH\_SW} $\cdot$ \net{/SW\_FAN} & nodos de conmutación de U12 y U2 por vías y capas internas (16--28 mm) & — & Herencia V5.5 (auditoría EMC del 22-ago): ruido, no falla. v6.\\
\bottomrule
\end{tabular}}

\subsection{Potencia por capas internas y lazos de los convertidores}

\net{/SYS5V} tiene 20.2 mm (V5.6) / 14.7 mm (V5.7) en In2 a 1.5 mm: es la rama hacia R2 que se permitió el 19-oct.
\net{/BAT\_PLUS}, \net{/MAIN5V}, \net{/VEH5V}, \net{/3V3\_MODEM}, \net{/SW\_BAT} y \net{/SW3\_NODE}: 0 mm en capas
internas en las dos tarjetas. \net{/SW\_BAT} (nodo del boost del LTC4040, hasta 4 A de pico en respaldo) va en F.Cu
a 0.75--1.0 mm y $\approx$ 15 mm hasta L6: mejor que los 0.3 mm de la V5.5 que señaló la auditoría EMC, todavía
tibio a plena carga; se mide la temperatura de L6/U6 en el piloto. Lazos: U7 con C130 a 1.8 mm del pin VIN y L7 a
4.0 / 0.4 mm del pin SW; U25 (V5.7) con D34 a 2.3 mm de L22 y C149/C150 a 1 mm del pin VIN (lazo $\approx$ 56 mm$^2$
sobre plano sólido, D-21-2); U12/L8 y U2/Dbk1 como en V5.5 (35 y 18 mm: ruido, no falla; v6).

\subsection{Netclasses: una nota para la siguiente revisión}

La clase \net{HV24} (holgura 0.5 mm) cubre \net{/24V\_IN}, \net{24V}, \net{IGN\_IN} y \net{Q10\_GATE}. En la V5.7
las redes nuevas \net{/VIN\_FUSED} y \net{/SW\_PWRIN} quedaron en la clase por defecto (0.2 mm). A 32 V con
máscara eso sobra (IPC-2221 pide 0.13 mm), y el DRC salió limpio; es higiene de proyecto, no un hallazgo de
fábrica (E-15).