---
title: "Instrucciones para Michelle — v6, semana del 27-oct al 1-nov: Actualizar PCB (T48 + T49 + T41), T45 y bloques A a H"
tags: [project-drogheda, hardware, hbox, einarboard, v6, layout, pcb, michelle, t41, t45, t48, t49, sim]
project: Project Drogheda
author: "Helgen Technologies (redacción: Claude; decide: Leo)"
date: 2026-10-27
version: 1.1
status: "ACTIVO — v6 en HBox_PCB 15b956e: esquemático con T48, T49 y T41; el PCB es tu 9a6f250 del 26-oct. Leo decidió el 27-oct, 13:06: D-26-1 (a) y D-22-4 (b)"
audience: "Michelle (layout de la v6), Leo"
---

# Instrucciones para Michelle — v6 · semana del 27-oct

**Michelle:** esta semana trabajas **solo la v6** (`hbox-watchdog-v6.kicad_pcb`). La V5.6 y la V5.7 ya quedaron listas para el pedido del piloto: **no las abras**.

Lo que cambió desde tu commit del lunes (`9a6f250`):

- **Claude revisó tu trabajo del fin de semana** ([revisión del 26-oct](v6-revision-26oct.md)). El DRC dio 0 errores y en el bloque B hay buen avance. Hay una regresión (la toma VIN de R80) y faltan la mitad del bloque B, R112 y los bloques C, D y E. Cada pendiente ya está en el tablero con su fecha.
- **T48 (Leo, 27-oct): una sola SIM.** La v6 se queda con la nano-SIM J11. Sale la eSIM: U13, R41, R63, R65 y R69, que de todos modos no se montaban.
- **T49: salen las sondas NTC externas J2 y J4** (decisión del 9-oct), con R14, C9, D4, R15, C28 y D6.
- **T41 (Leo, 27-oct: D-22-4 = b): las TVS de la SIM pasan al lado de J11.** D18, D20 y D19 dejan `/SIM_*` y quedan en `/SIMB_DATA`, `/SIMB_CLK` y `/SIMB_RST`.
- T48, T49 y T41 solo cambiaron el **esquemático**. El PCB lo actualizas tú mañana temprano (§1).

!!! success "Leo decidió (27-oct, 13:06): G1 sigue el lunes 2-nov, con T45 por script"
    - **D-26-1 = (a).** En cuanto subas el §1, Claude corre **T45** sobre tu commit (≈ 2 h): el regreso de `/VEH5V` con la toma Kelvin de R80, la RF LTE en F.Cu con su cerca de vías, las vías de los EP de U4 y U7 y la limpieza del 26-oct. **Mientras corre T45 no abras la v6.** Leo te avisa con el hash para que hagas `git pull`.
    - **D-22-4 = (b).** D18–D20 van junto a J11 (§1.4).
    - Así, de tus pendientes salen el regreso de `/VEH5V` y la limpieza (los hace T45), y en los bloques C y E te queda solo la colocación.

**Reglas de siempre:**

- Una persona por tarjeta. Si Claude va a correr un script en la v6: cierras KiCad, haces commit y push, y esperas el aviso para hacer `git pull`.
- La corriente va solo por F.Cu y B.Cu (In1 e In2 son de 0.5 oz). Cada cambio de capa de una red de potencia lleva 2–3 vías, nunca una sola.
- No acomodes designadores a mano: al final corren T43 y T44.
- Al terminar cada bloque, commit con la letra del bloque en el mensaje, y push el mismo día.
- **No uses «Limpiar pistas y vías» en toda la tarjeta.** Borra a mano lo de las tablas del §1 (en el §1.3 está por qué).
- Las coordenadas (x, y) en mm son para ubicarte rápido; lo que manda es el designador y el pin.

## 0. Antes de empezar (5 min)

```bash
cd <tu copia de HBox_PCB>
git status            # sin cambios sin subir; si hay, commit + push primero
git pull --ff-only    # trae T48, T49 y T41 (15b956e)
```

Abre la v6 en KiCad 10.

## 1. Martes 28, temprano: Actualizar PCB con T48 + T49 + T41 (≈ 1 h) · pendiente `t-v6-una-sim`

![T48 + T41: lo que se borra junto a J11 y adónde van D18–D20](img/2026-10-27_Drogheda_v6-T48-SIM-Actualizar-PCB_v1.1.png)

![T49: lo que se borra donde estaban J2 y J4](img/2026-10-27_Drogheda_v6-T49-NTC-Actualizar-PCB_v1.0.png)

### 1.1 Antes de Actualizar PCB: borra el cobre de las 6 redes que desaparecen

Mientras las redes todavía existen en el PCB, se pueden seleccionar completas. Haz clic en una pista de la red, oprime **U** dos veces (o clic derecho → Seleccionar → todas las pistas de la red) y luego **Supr**. Antes de borrar, revisa que no se haya seleccionado nada de otra red.

| Red | Tramos | Vías | Une |
|---|---:|---|---|
| `/SIMA_VDD` | 3 | — | R63.2 ↔ U13.1 |
| `/SIMA_RST` | 8 (F.Cu e In1) | 2: (196.25, 70.5) y (196.25, 74.5) | R41.2 → U13.2, por In1 junto a J11 |
| `/SIMA_CLK` | 2 | — | R65.2 ↔ U13.3 |
| `/SIMA_DATA` | 3 | — | R69.2 ↔ U13.7 |
| `/NTC_TEMP` | 13 (F.Cu e In1) | 1: (113.66, 56.34) | J2.1, D4, R14, C9 → U3.27 (PB1) |
| `/NTC2` | 18 (F.Cu e In1) | 1: (120.91, 58.36) | J4.1, D6, R15, C28 → U3.24 (PC4) |

### 1.2 Actualizar PCB

**Herramientas → Actualizar PCB desde el esquemático** (F8), con **«Eliminar huellas sin símbolo»** marcado. La lista de cambios debe traer solo esto:

- salen **13 huellas**: U13, R41, R63, R65, R69, J2, J4, R14, C9, D4, R15, C28 y D6;
- **D18.1, D19.1 y D20.1** cambian de red: de `/SIM_DATA`, `/SIM_RST` y `/SIM_CLK` a `/SIMB_DATA`, `/SIMB_RST` y `/SIMB_CLK` (T41);
- U3.24 (PC4) y U3.27 (PB1) se quedan sin red. Es correcto: el esquemático ya les pone la marca de «sin conexión».

Si aparece cualquier otra cosa (otra pieza, un valor o una huella cambiada), **cancela** y avísale a Leo. MH1–MH5 no salen, porque son piezas solo de la tarjeta.

Justo después, el DRC va a marcar **cortos en D18, D19 y D20**: sus pads ya son `/SIMB_*` y las pistas que les llegan siguen en `/SIM_*`. Es esperado; se resuelve en el §1.4.

### 1.3 Después: los ramales que quedan colgando

| Red | Qué se borra | Dónde |
|---|---|---|
| `/SIM_DATA` | **todo el ramal que iba a R69**: 9 tramos, ≈ 12.7 mm | Desde la T de (187.77, 84.13), pasando por (189.34, 85.70), (190.88, 85.70), (191.31, 86.13), (191.31, 88.50), (191.80, 89.00) y (195.79, 89.00), hasta donde estaba R69.1 (196.68, 88.12). **El ramal que va a R64.1 se queda** |
| `/SIM_RST` | 1 tramo de 1.2 mm | De (196.25, 62.75) a donde estaba R41.1 (197.43, 62.75) |
| `/3V3` | 3 tramos a R14.1 y 1 a R15.1 | (114.25, 52.75) → (113.75, 53.25) → (113.75, 54.63) → (114.63, 55.50), y (119.44, 53.31) → (120.05, 53.93) |
| GND | opcional: 4 tramos cortos junto a C9.2 y C28.2 | Caen en el relleno de GND. Bórralos si el DRC los marca |
| `/SIM_CLK` y `/SIM_VDD` | **nada** (fuera de lo del §1.4) | `/SIM_CLK` sigue llegando a R68 por la T de (190.50, 86.70). `/SIM_VDD` sigue llegando a R39 por el punto donde estaba R63.1 |

**Por qué a mano.** En `/SIM_DATA`, KiCad solo ve sueltos los 3 primeros tramos del ramal (los va marcando uno por uno). El cuarto mide 0.008 mm y KiCad lo da por conectado con el siguiente. Así, «Limpiar pistas y vías» dejaría ≈ 7 mm de antena colgando de la línea de datos de la SIM, y el DRC ya no la marcaría.

### 1.4 T41: D18–D20 junto a J11

Hoy D18–D20 están junto al módem, en (179.4, 86.3–90.3). Muévelas al lado de J11, en **horizontal** (como están), con el **pin 1 sobre su pista `/SIMB_*`** y el **pin 2 a la pestaña SH (GND) de J11 o a la vía de GND más cercana**. Los lugares sugeridos (en azul claro en la primera figura) ya se revisaron contra los pads, pistas y vías de alrededor:

| Pieza | Red del pin 1 | Centro sugerido | Pin 1 (sobre la pista) | Pin 2 (GND) |
|---|---|---|---|---|
| D19 (RST) | `/SIMB_RST` | (193.69, 65.3), pin 1 al este | (194.74, 65.3), en la pista vertical de R40 a J11.C2 | (192.64, 65.3), a 0.6 mm de la vía de GND de (192.4, 66.3) |
| D18 (DATA) | `/SIMB_DATA` | (191.50, 80.2), pin 1 al oeste | (190.45, 80.2), en la pista vertical de R64 a J11 | (192.55, 80.2), junto a la pestaña SH de (192.54, 79.38) |
| D20 (CLK) | `/SIMB_CLK` | (195.30, 80.4), pin 1 al oeste | (194.25, 80.4), en la pista vertical de R68 a J11 | (196.35, 80.4), a 1.2 mm de la pestaña SH de (196.96, 79.38) |

Al moverlas queda cobre viejo junto al módem:

- **`/SIM_DATA`:** borra el ramal que iba a D18.1. Son 3 tramos, ≈ 6.8 mm, de U6.31 (179.25, 84.0) por (179.20, 84.05) y (179.20, 89.05) a (180.45, 90.30). **El otro ramal que sale de U6.31, el que va a R64, se queda.**
- **`/SIM_CLK`:** **recorta, no borres,** el tramo diagonal de (179.80, 87.65) a (180.45, 88.30). Debe terminar en la vía de (179.91, 87.76): por esa vía sigue la línea al zócalo. Si lo borras completo, `/SIM_CLK` queda abierta.
- **`/SIM_RST`:** nada. La ruta pasaba por el pad de D19 y sigue unida en (180.45, 86.30).
- Las tierras de los pads 2 viejos (x = 178.35): opcional, si el DRC las marca.

### 1.5 Cierre del §1

- [ ] **B** (rellenar zonas) → DRC con «Rellenar zonas» y «Comprobar paridad»: 0 errores, 0 sin conectar. No debe quedar ningún aviso de «pista con un extremo sin conectar» en `/SIM_*`, `/SIMB_*`, `/3V3` ni GND de estas zonas.
- [ ] Commit y push:

```bash
git commit -am "v6 T48+T49+T41: Actualizar PCB (sin eSIM ni sondas NTC; TVS de la SIM junto a J11) y cobre suelto"
git push
```

- [ ] Avísale a Leo con el hash: **Claude corre T45** sobre ese commit (≈ 2 h) y te avisa para que hagas `git pull`. **Mientras tanto no abras la v6.**

**Lo que queda libre:** junto a J11, el resto del espacio de U13 (≈ 7 × 11 mm de F.Cu, en verde en la figura). Donde estaban J2 y J4 (orilla norte, x ≈ 105–137) quedan libres los lugares de J2, J4, D4, D6, R14, C9, R15 y C28. Úsalos si te ayudan en los bloques D o H1, por ejemplo para sacar `/SW_IN` de In1.

## 2. Después de T45 (martes 28 y miércoles 29): bloque B y R112

**T45 (Claude) hace** el regreso de `/VEH5V` (L5.2 → R80.1 por F.Cu de ≥ 2 mm) con la toma VIN Kelvin desde R80.1, y la limpieza del 26-oct ([revisión, §3 y §4](v6-revision-26oct.md#3-la-regresion-la-toma-vin-de-r80)). Revisa lo que dejó en esa zona antes de mover piezas de ahí; si algo te estorba, avísale a Claude en lugar de deshacerlo.

| Pendiente | Qué | Listo cuando | Vence |
|---|---|---|---|
| `t-v6-b-main5v-vsys` | `/MAIN5V` de Q7.5–8 a U17.1/24 como polígono de ≥ 2 mm en F.Cu, fuera de In1 e In2. C77–C81 a ≤ 2 mm de U17.1/24, con su tierra sobre el cobre del EP | Sin `/MAIN5V` en capas internas cerca de U17 y sin avisos de ancho en `/MAIN5V` | 29-oct |
| `t-v6-b-bstfb-igate` | R85/R86 a ≤ 3 mm de U17.18. `/VFB_BST` e `/IGATE` solo en F.Cu | `/IGATE` ≤ 8 mm | 29-oct |
| `t-v6-b-bateria` | L4 a ≤ 5 mm de U17.21/22. `/SW_BAT` como polígono de ≥ 2 mm. `/BAT_PLUS` de ≥ 1.5 mm, con la toma BAT (U17.23) aparte. In1 e In2 libres a 5 mm de U17 y de L4 | Sin avisos de ancho en `/SW_BAT` ni en `/BAT_PLUS` | 29-oct |
| `t-v6-a-r112` | R112 a ≤ 3 mm de J19.3 (hoy 4.7), solo en F.Cu. El tramo largo después de R112 (`/IGN_SENSE`) puede seguir por In2 | — | 29-oct |

Commits: `v6 bloque B: …` y `v6 bloque A: R112`. **No muevas L5, R80 ni la toma VIN** sin avisar: la prueba de Kelvin de T45 depende de cómo queden.

## 3. Jueves 30 y viernes 31: bloques C, D y E

Están en el [plan de fines de semana, §4](v6-plan-fines-de-semana.md#4-domingo-25-bloques-c-d-y-e-modem-gnss-y-ethernet). T45 ya trae la RF LTE y las vías de los EP; a ti te queda la colocación.

| Pendiente | Qué te toca | Vence |
|---|---|---|
| `t-v6-c-modem` | C44/C34 a ≤ 3 mm y C52 junto a U4.2. R28/R27 a ≤ 2 mm de U4.5, con el nodo FB corto. `/VBAT_MODEM` como polígono de ≥ 3 mm hasta los pines 55/56/57; C13 a ≤ 5 mm de esos pines y C4 a ≤ 3 mm de L1.2. TP5 a 2.54 mm de TP6. Las 6 vías del EP de U4 y el cuello de GND entre U4.1 y U4.2 ya los resuelve T45. **No toques la RF LTE ni su cerca de vías** (T45) | 31-oct |
| `t-v6-d-gnss` | C70 a ≤ 2 mm de U25.1. `/ANT_BIAS` a ≥ 1 mm de la RF. `/SW_IN` y `/SW_5V` fuera de In1 (la opción del plan: F1 junto a Q11). TP9 junto a U18.49 | 31-oct |
| `t-v6-e-eth` | U7: D12 a ≤ 2 mm del pin 1, L2 a ≤ 5 mm y `/ETH_FB` de ≤ 5 mm en F.Cu. Las 6 vías del EP ya las pone T45 | 31-oct |

Cierre (plan §4.4): DRC con 0 errores y 0 sin conectar; `/RF_LTE` y `/RF_ANT_LTE` solo en F.Cu, sin vías y con In1 sólido debajo; EP de U4 y de U7 con 6 vías cada uno; J8 y J13 con 2 vías por pad de tierra. Commit: `v6 bloques C + D + E`.

## 4. Fin de semana 31-oct y 1-nov

Del [plan, §6 y §7](v6-plan-fines-de-semana.md#6-sabado-31-bloques-f-g-y-h1-pares-puertos-in1-y-cristales):

- **Sábado, 8:00.** Claude corre **T29a**: vías de tierra bajo U6 y U18, vías en los pads de tierra de J13, J8 y D8, y las pistas de In1 que se puedan pasar a B.Cu. Leo te avisa; tú haces `git pull`.
- **Sábado** (`t-v6-fgh1`). Bloque F, pares diferenciales: Ethernet y USB del módem, juntos y solo en F.Cu. Bloque G, puertos serie: D23 a ≤ 5 mm de J15. Bloque H1: In1 con ≤ 3 islas y nada bajo RF, módulos, cristales ni pares; Y2 a ≤ 5 mm de PH0/PH1 y Y1 a ≤ 3 mm de U1.
- **Domingo, 8:00.** Claude corre **T29b**, la costura de tierra.
- **Domingo** (`t-v6-h2-puerta`). Bloque H2: nombres en cada conector (L-59), 3 fiduciales y la fila de pads de depuración (L-56). Luego la puerta L-48 del plan. Al final, cuando ya no se mueva nada, las exclusiones de margen del DRC (`t-v6-excluir-margen`).
- **Domingo en la tarde.** Claude corre T43 y T44, hace la re-auditoría final y genera el paquete: **G1**, y el lunes 2-nov va el pedido del piloto de 20.

## 5. Si algo no cuadra

Escríbele a Leo con el commit, el designador y la coordenada, y una captura. Si una regla de aquí choca con otra, avisa antes de decidir: puede ser un error de estas instrucciones.

*Coordenadas y conteos sacados del PCB `9a6f250` y del esquemático `15b956e`, con scripts que simulan lo que borra Actualizar PCB y buscan los extremos de pista sin conexión, igual que KiCad: extremo dentro de otra pista de la misma capa, de una vía, de un pad o del relleno de una zona de su red. Los lugares de D18–D20 se revisaron contra los pads, pistas y vías de alrededor. Las figuras salen del mismo PCB.*

*v1.1 (27-oct, 13:30): decisiones de Leo de las 13:06 (D-26-1 a, D-22-4 b), T41 en el §1, T45 en vez del regreso de `/VEH5V` y la limpieza.*