From 0c90b517ba1e4aaf591ac5a3b87f5a82c3455d15 Mon Sep 17 00:00:00 2001 From: "Claude (Cowork)" Date: Fri, 25 Sep 2026 20:33:15 +0000 Subject: [PATCH] =?UTF-8?q?Hardware=20v6:=20auditor=C3=ADa=20pre-fabricaci?= =?UTF-8?q?=C3=B3n=20ES/EN=20+=20gu=C3=ADas=20de=20cobre=20EMC?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit Lista de trabajo para Michelle (U25/U20, vías térmicas, anchos de potencia, F2), pendientes de Leo y parámetros de pedido JLCPCB. Diagrama del lazo caliente de U25. Co-Authored-By: Claude Opus 5.5 Claude-Session: https://claude.ai/code/session_01YJ4eAB6zjQT49RVwpgfKdt --- .../EinarBoard-v6_Copper-Plan_EN.html | 398 ++++++++++++++++++ .../EinarBoard-v6_Plan-de-Cobre_ES.html | 398 ++++++++++++++++++ docs/hardware/img/u25-lazo-caliente.svg | 79 ++++ docs/hardware/v6-auditoria-prefab.md | 218 ++++++++++ docs/hardware/v6-prefab-audit.md | 218 ++++++++++ mkdocs.yml | 6 + 6 files changed, 1317 insertions(+) create mode 100644 docs/hardware/EinarBoard-v6_Copper-Plan_EN.html create mode 100644 docs/hardware/EinarBoard-v6_Plan-de-Cobre_ES.html create mode 100644 docs/hardware/img/u25-lazo-caliente.svg create mode 100644 docs/hardware/v6-auditoria-prefab.md create mode 100644 docs/hardware/v6-prefab-audit.md diff --git a/docs/hardware/EinarBoard-v6_Copper-Plan_EN.html b/docs/hardware/EinarBoard-v6_Copper-Plan_EN.html new file mode 100644 index 0000000..1204ece --- /dev/null +++ b/docs/hardware/EinarBoard-v6_Copper-Plan_EN.html @@ -0,0 +1,398 @@ +EinarBoard v6 Copper Plan + + +
+

EinarBoard v6 Copper Plan

+

Placement companion for the 140 × 100 re-layout — every capacitor's owner, what clusters together, and the EMC order of work. Cap ownership below is computed from the board netlist, not from memory.

+ +
Connector renumber (03-Sep, commit b007c7c): P-refs now follow function order — P1 24V · P2 5V bench · P3 battery (was P4) · P4 fan (was P6) · P5 cutoff (was P11) · P6 reset (was P10) · P7 NTC probe 1 (was P12) · P8 NTC probe 2 (was P18) · P9 panel LED (was P8) · P10 RGB (was P14) · P11 RS485 (was P15) · P12 RS232 (was P16). ⚠ v5 field docs say "P12 = NTC" — in v6 that name is the RS232 port; update harness docs. The NTC2 net fix is applied and synced.
+
Known leftovers from the auto-clustering: ~54 small courtyard overlaps, nearly all against the legacy V5 regulator families that kept their old spots — L2/D2 (under U19's new outline), L6/DB2/DB3/Q2/Dbk1 near U25, C40, R40/R41 at Y3. Drag those few aside first and the board is clean.
+ +

§0Three laws that decide EMC at placement time

+
+
Loop area is the antenna

Emission scales with the area of each switching current loop. A hot loop closed in 1 cm² is ~20 dB quieter than the same loop at 10 cm². Placement fixes this; routing can't rescue a bad placement.

+
Smallest cap closest

A capacitor filters up to the frequency its trace inductance allows. Order banks by descending value toward the pin: bulk → 10 µF → 100 nF → pF, with the pF parts within 2–3 mm.

+
Aggressors far from victims

Four switchers, one LTE transmitter, one −167 dBm GNSS receiver on one board. Distance and an unbroken In1 ground plane are the only broadband shields you get for free.

+
+ +

§1Floorplan as clustered (NW ETH · NE LTE · SW GNSS · SE power)

+
+ + + 140 × 100 mm · as clustered on 03-Sep (commit c7d2552) · N = top of the KiCad screen + + + NW — ETHERNET + J10 RJ45 · U11/U12 · Y1 + C90–C103 · J11 USB-DFU + + + NE — LTE ISLAND + U20 buck+L20 · VBAT bank + U19 A7670SA · K1 · shifters + J13 U.FL → NE corner + + + MCU U16 + crystals · VCAP · VDDA + sense RCs · U10/Y2 below + + + SW — GNSS ISLAND + U21 LDO · C119–C124 + U18 F9P · L21 bias tee + C143/144/145 · D27 · J12 → W edge + U26 accel at MH6 (SW hole) + quiet corner — no switchers + + + SE — POWER ENTRY + P1 24V · F2 Q23 D32 · 24V parts + U25 + L22 + C149–C154 + U6 LTC4040 + RS1 · fan U2 above + J9 USB · RS232 U15 just west + + + GNSS ↔ LTE on the diagonal · antennas ≥ 20 cm at the enclosure + +
The clustered state after commit c7d2552 — your anchors kept (J10, P1, U18, U16, U6, U15, K1, connectors), 160 support parts packed by family. Fine-tune freely inside each region; keep the diagonal.
+
+ +

§2Vehicle power entry — U25 TPS54360B hot loop

+

Chain order along the copper, left to right from P1: F2 → Q23 (with R119, D33 beside its gate) → D32 SMCJ33A → input caps → U25 → D34/L22 → output caps. D10 stays glued to P1 pin 1.

+
Loudest loop on the board: C149/C150 (+) → U25 VIN ⟶ U25 SW → D34 cathode ⟶ D34 anode → C149/C150 (−). This is a non-synchronous buck, so the input loop carries the full di/dt. Put C149/C150 within 2–3 mm of U25 pins 2/7, D34 directly across from them, and close the loop over solid ground. Under 1 cm² or do it again.
+
+ + + + + + + + +
RefValueBelongs toPlacement
C149 C1502.2 µF/100 VU25 VIN2–3 mm from pins 2/7; the hot loop
C151100 µF/50 VU25 input bulkright behind C149/C150
C152100 nFU25 BOOTdirectly across pins 1–8
C153 C15447 µF/16 VU25 5 V outputat L22 output; FB tap (R121) here, not at the inductor
D34B560CU25 catch diodeanode ground ties straight into C149/C150 ground
D32SMCJ33AU25 input surge clampbetween Q23 and the input caps, short fat ties
R120 · R123 C155 C156 · R121 R122 · R124 R125RT · COMP · FB · UVLO (DNP)U25 analog sidecluster at pins 3–6, opposite the SW node; keep FB thin and away from L22
+

24 V rail housekeeping: C10/C22 bulk near Q10, C11 100 nF at the load side. Keep the whole entry block in one corner so the dirty 24 V copper never crosses the board.

+ +

§3Battery backup — U6 LTC4040 kelvin

+
+ + + + +
RefValueBelongs toPlacement
C30 C31 C7810 µF · 2.2 µF · 220 µFU6 VEH5V inputat U6 input pins, after RS1
C32 C33 C3447 µF ×2 · 10 µFU6 MAIN5V outputat U6/Q7 output side
C3522 µFU6 BAT pin → P3near P3; /SW_BAT ≥ 2 mm polygon, /BAT_PLUS ≥ 1.5 mm — the blackout path, a hard v6 requirement
+
RS1 (10 mΩ) is a Kelvin part: the LTC4040 sense pins must tap the pad faces themselves, not the power trace. Place RS1 immediately at U6 with L22's output feeding it directly.
+ +

§4LTE island — U20 buck + U19 A7670SA hot loop

+
Second hot loop: C127/C128 → U20 VIN/GND. Synchronous buck, so the input loop is the loud one — C127 10 µF within 2–3 mm of U20 pin 2, C128 1 µF even closer. C129 boot across BOOT–SW, L20 right at SW with a minimal SW pour.
+

The VBAT bank is a one-direction gradient into pins 55/56/57 — largest farthest, smallest touching the module:

+
+ + + + + +
RefValueOrderPlacement
C130 C131220 µF/10 V ×2U19 VBAT · far endthe ≥300 µF droop reservoir (2.8 A bursts, ≤300 mV sag)
C132 → C133 → C13422 µF → 1 µF → 100 nFU19 VBAT · middlestepping toward the module
C135 C13633 pF · 10 pFU19 pins 55/56/57within 2–3 mm — these keep TX harmonics off VBAT
D22SMAJ5.0AU19 VBAT bankacross VBAT near C130/C131
+

VBAT copper ≥ 3 mm wide the whole way. Around the module: C125 at pin 15 (1V8 out); U22 SIM within 5 mm of pins 30–33 with C126 at its VCC pad and D23–D25 PESD at the SIM pads; U23/U24 level shifters between U19 and the MCU side, each with its supply pair (C137/C139 on 1V8, C138/C140 on 3V3) at the pins; Q20–Q22 near the control pins they drive. J13 U.FL at the board edge; the DNP pi network C146/C147 (+ its series element) sits inline in the 50 Ω run right at the connector, D28 ESD at the connector ground side.

+ +

§5GNSS island — U18 ZED-F9P + U21 LDO quiet

+
+ + + + + + + + + +
RefValueBelongs toPlacement
C11910 µFU21 input (SW_5V)at the LDO input pin
C120 C12410 µF ×2U21 out → U18 VCCone at U21 output, one at U18's main VCC entry
C121 C122100 nF ×2U18 VCC pins 33/34one per supply pin, at the pin
C123100 nFU21 VOUT, beside C120U18 has only two VCC pins — C123 is the rail-entry third
Cu4100 nFU18 pin 36 V_BCKP (/3V3!)V_BCKP rides the always-on 3V3, not 3V3_GNSS — that is deliberate (RTC + ephemeris survive when U21 is switched off). It needs its own /3V3 cap at the pin; C120–C124 are all on /3V3_GNSS and cannot serve it. Repurpose the spare Cu4.
C144 C145100 nF · 100 pFU18 VCC_RF · L21 bias teeat L21's feed side — the antenna supply injection
C143100 nF RFJ12 RF line (DC block)inline in the 50 Ω run between L21 tap and J12
D27ESD9L (≤0.5 pF)J12at the connector, stub-less tap on the RF line
+

This corner is the victim: no switcher, no inductor, no fast digital within ~25 mm (U25 sits ~95 mm away in the SE, the fan buck ~130 mm NE — keep it that way); nothing but solid In1 ground under the module and the RF run. TIMEPULSE to the MCU is the one digital line that leaves — route it away from the RF path.

+ +

§6MCU core — U16 analog care

+
+ + + + + + + + +
RefValueBelongs toPlacement
C1114.7 µFU16 VCAP1≤ 3 mm from the pin — the core regulator, non-negotiable
C109 C112100 nF · 1 µFU16 VDDAat the VDDA pin, on the quiet side, away from the switchers
C105–C108 + C110100 nF ×4 + 4.7 µFU16 VDD pinsone 100 nF per VDD pin, bulk nearby
C104100 nFU16 NRSTat the pin, with the P6 reset jack routed clean
Y3 + C113 C114HSE + 15 pFU16 OSC pinstight triangle at the pins, local ground, ≥10 mm from any inductor
Y4 + C115 C116LSE 32 kHz + 12 pFU16 OSC32 pinseven tighter — high-impedance oscillator, guard with ground
C5 C7 C9 C24 C157100 nF ×5U16 ADC pinswith their dividers (R42, R126…) at the MCU pins, not at the jacks — the wire filters at the pin
+ +

§7The rest of the families

+
    +
  • Ethernet (U11/U12, Y1, C90–C103): one block, U11 close to J10 (magnetics are inside the HR911105A), crystal + 18 pF at the pins, the 3V3_ETH locals (C92–C94, C98, C102, C103) around U11. Keep the RJ45 pair region free of other routes.
    • +
  • RS232 (U15): C85–C88 are charge-pump flying caps — they carry the pump current, so they sit hard against U15; C84 100 nF at its supply pin. P12 (RS232 jack) at the edge.
    • +
  • UART bridge (U10, Y2, C82/C83): crystal caps at the pins, block near the MCU.
    • +
  • Fan buck (U2, Cbst1, Ccomp1, C23): a third switcher — treat like §4's loop, and park it in the noisy quarter near the power entry, away from GNSS.
    • +
  • Accelerometer (U26, C158/C159 at VDD/VDDIO, C160 bulk): ≤ 10 mm from a mounting hole, on stiff board — it should feel the chassis, not board flex.
    • +
  • Rail sprinkles (Cu3 Cu4 C80 C81 C89 C105+…): every 100 nF on 3V3 pairs with one IC's power pin — when you move an IC, its 100 nF moves with it. C118 22 µF is the 3V3 bulk at the regulator.
    • +
  • NTC channels: pullup + filter (R42+C24 → P7, R126+C157 → P8) at the MCU; P7/P8 jacks at the harness edge.
    • +
+ +

§8Master proximity table — every discrete, its owner designator, and how close

+

Computed from the current board netlist (post-rename, all 300 footprints), then hand-corrected where the netlist heuristic picked a connected-but-wrong owner (ESD parts belong at connectors, ADC filters at the MCU, comp caps at their regulator). Distance classes:

+

🔴 GLUED ≤3 mm loop-critical — same pad ground, no via between   🟠 CLOSE ≤5 mm at the pin, short direct trace   🔵 BLOCK ≤15 mm same cluster, routing order free

+
+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +
RefValueGlue toWhy
P1 — 24 V entry (SE corner)
D10SMBJ33AP1 pin 1 (24V_IN)🔴surge clamp at the jack, before anything else
Rig122kP1 ignition pin🔴series element right at the jack
F22 A slow 1812P1 → Q23🔵first element in the chain
Q23IRFR5305F2 output🔵reverse-polarity FET, chain order
R119 D33100k · BZX84C15Q23 G–S pads🔴gate bias + 15 V clamp across the FET itself
D32SMCJ33Abetween Q23 and C149/C150🟠clamps the line before the buck sees it
Q10IRFR5305P1 24 V branch🔵legacy 24 V rail FET (feeds U2 + K1)
Rrp1 DzG110k · BZX84C15Q10 G–S pads🔴gate network — the part behind the v5.5 jumper check
C10 C2247 µF/50 V · 22 µF/50 VQ10 load side (/24V)🔵24 V rail bulk
U25 — TPS54360B vehicle buck
C149 C1502.2 µF/100 VU25 pins 2/7 (VIN–GND)🔴THE hot loop of the board
D34B560CU25 SW + C149 ground🔴closes the hot loop
C151100 µF/50 Vbehind C149/C150🟠input bulk
C152100 nFU25 BOOT (pins 1–8)🔴boot flyer
L2210 µH SRP1265AU25 SW pin🟠minimal SW copper
C153 C15447 µF/16 VL22 output pad🟠VEH5V output caps; FB taps here
R121 R12253.6k · 10.2kU25 FB pin, tap at C153🟠thin trace, away from L22's field
R123 C155 C15613k · 6.8 nF · 39 pFU25 COMP pin🟠compensation — quiet side, short ground
R120162kU25 RT pin🟠frequency-set, short ground
R124 R125UVLO (DNP)U25 EN pin🟠divider lands here if fitted
U6 — LTC4040 battery backup (+P3)
RS110 mΩ 1%U6 sense pins🔴Kelvin — sense routes from the pad faces
L62.2 µH/8 AU6 SW pins🔴charger/boost loop tight
C30 C31 C7810 µF · 2.2 µF · 220 µFU6 VIN, after RS1🟠VEH5V bank at the input pins
C32 C33 C3447 µF ×2 · 10 µFU6 MAIN5V output / Q7🟠output bank
C3522 µFU6 BAT pin → P3🟠on the wide /BAT_PLUS copper
Q7AO4406AU6 gate/PowerPath side🟠the blackout switch
R50825R 1%U6 PROG pin🔴precision current-program R
R51 R52270k · 100kU6 PFI pin🟠power-fail divider
R53 R54499k · 100kU6 FB pin🟠boost feedback
R5510k 1%U6 NTC pin🟠pack-thermistor divider (probe enters at P3)
JP2 JP3 JP4F-strapsU6 F0/F1/F2 pins🔵logic straps
R56 R57 R58100k ×3U6 ↔ U16 route🔵status/enable pulls, anywhere on the line
TP1 TP2CLPROG · PFOU6 block edge🔵probe access
U2 — MP1584 fan buck (+P4)
C11100 nFU2 VIN pin🔴non-sync input loop (C10/C22 bulk behind)
Dbk1SS34U2 SW + input ground🔴catch diode — same loop
Cbst110 nFU2 BOOT–SW🔴boot flyer
L210 µHU2 SW🟠minimal SW copper
C2322 µF/16 VL2 output → P4🟠5V_FAN output cap
R20 R21100k · 19.1kU2 FB, tap at C23🟠feedback divider
Rcomp1 Ccomp140.2k · 2.2 nFU2 COMP pin🟠compensation
Rfreq1100kU2 FREQ pin🟠frequency-set
Ren1 Ren2100k · 20kU2 EN pin🔵enable divider
D2SS34P4 pins🔴flyback right at the fan jack
Q2 Rgs1AO3400A · 100kP4 return · Rgs1 on Q2 G–S🟠low-side switch at the jack, G–S resistor glued
Q5 Rg1MMBT3904 · 100RQ2 gate🔵gate driver stage
JP10RP4 5V_FAN link🔵current-measure link
U20 — AP64350 modem buck
C127 C12810 µF · 1 µFU20 VIN pin 2🔴sync input loop — 1 µF closest of all
C129100 nFU20 BOOT–SW🔴boot flyer
L204.7 µH/5 AU20 SW🟠minimal SW copper
D21PMEG3050EPU20 VIN feed🟠input ORing
D20SS3424 V → U20 input branch🔵feed diode
R110 R11175k · 20kU20 FB pin🟠feedback divider
R116 C141 C14214k · 3.3 nF · 47 pFU20 COMP pin🟠compensation
R117200k 1%U20 RT pin🟠frequency-set
R113100kU20 EN pin🔵enable pull
U19 — A7670SA modem (+U22 SIM · U23/U24 · K1 · J13)
C135 C13633 pF · 10 pFU19 pins 55/56/57🔴TX-harmonic filters — the closest of the bank
C134 C133 C132100 nF → 1 µF → 22 µFstepping back from those pins🟠the gradient
C130 C131220 µF/10 V ×2far end of U19's VBAT bank🔵≥300 µF burst reservoir
D22SMAJ5.0Aat C130/C131🟠VBAT clamp
R1121kU19 VBAT side🔵bleed/monitor
C1252.2 µFU19 pin 15 (1V8 out)🔴LDO output cap
U22SIM (fp TBD)U19 pins 30–33, ≤5 mm🟠unshielded SIM bus
C126100 nFU22 VCC pad🔴SIM supply
D23 D24 D25PESD5V0S1BAU22 SIM pads🔴ESD at the socket, not mid-route
U23 U2474LVC2T45between U19 and U16🔵level shifters sit on the path
C137 C139100 nFU23/U24 1V8 pins🔴supply pair, one each
C138 C140100 nFU23/U24 3V3 pins🔴supply pair, one each
Q20 R1142N7002 · 100kU19 PWRKEY side🔵open-drain driver
Q21 R1152N7002 · 100kU19 RESET side🔵open-drain driver
R109 Q22 Rmled1 D4G1NETLIGHT chainU19 netlight pin → LED at a visible spot🔵status LED driver
R106 R107 R108100R · 0R ×2U23/U24 line ends🔵UART series elements
TP8USB_BOOTU19 BOOT pin🔵probe access
R118 C146 C1470R · DNP piinline in the 50 Ω run, U19 RF pad → J13🔴matching seats — zero stubs
D28ESD9LJ13🔴at the connector, stub-less
D61N4148WK1 coil pins🔴flyback across the coil
Q6 R2 C101MMBT3904 · 10k · 22 µFK1 coil side🟠relay driver + coil supply cap
U18 — ZED-F9P GNSS (+U21 LDO · J12)
C121 C122100 nF ×2U18 VCC pins 33/34, one each🔴per-pin decouplers
C123100 nFU21 VOUT beside C120🟠third 100 nF — rail entry, not a third VCC pin
Cu4100 nFU18 pin 36 V_BCKP — on /3V3🔴only /3V3 cap in the corner; backup rail stays alive when U21 is off
C120 C12410 µF ×2U21 output · U18 VCC entry🔴LDO stability + local bulk
C11910 µFU21 input pin🔴LDO input
C3 C4047 µF · 22 µFSW_5V feed near U21🟠upstream bulk
Q1AO3401Aupstream of U21 on SW_5V🔵rail switch
R10510kU18 pull-up🔵strap
L21 C144 C14568 nH · 100 nF · 100 pFbias-tee tap on the 50 Ω run🔴antenna supply injection
C143100 nF RFinline, L21 tap → J12🔴DC block
D27ESD9L ≤0.5 pFJ12🔴at the connector, stub-less
U16 — STM32 MCU (+Y3/Y4 · J11/J9 USB · sense jacks)
C1114.7 µFU16 VCAP1 pin🔴core regulator — non-negotiable
R10410RU16 VDDA feed🔴analog supply filter element
C109 C112100 nF · 1 µFU16 VDDA pin, behind R104🔴analog decoupling
C105 C106 C107 C108100 nF ×4one per U16 VDD pin🔴the netlist pass parked C106–C108 near U3 — they are U16's, bring them back
C1104.7 µFU16 VDD bulk🟠local reservoir
C104100 nFU16 NRST pin🔴the P6 jack just routes to it
Y3 C113 C11425 MHz · 15 pFU16 OSC pins🔴tight triangle, local ground
Y4 C115 C11632.768 kHz · 12 pFU16 OSC32 pins🔴tighter still — high-impedance osc
R5 R6 C510k ×2 · 100 nFU16 BAT_SENSE ADC pin🟠divider + filter at the pin
R7 R8 C710k ×2 · 100 nFU16 5V_SENSE ADC pin🟠divider + filter at the pin
Rig2 Rigb1 C9 D522k · 3.3k · 100 nF · BAT54U16 IGN_SENSE ADC pin🟠divider + filter + clamp at the pin
R42 C2410k 1% · 100 nFU16 NTC1 ADC pin — P7 is just the jack🟠the probe wire filters at the pin
R126 C15710k 1% · 100 nFU16 NTC2 ADC pin (PC4) — P8 is just the jack🟠same rule
R98 R9910k ×2U16 BOOT straps🔵anywhere in the block
Rdfu122kU16 USART1_RX🔵series element
TP3 TP4 TP5SWDIO · SWCLK · NRSTU16 side / P6 side🔵probe access
R1 R40 R561k · 1k · 100kcontrol lines U16 → power blocks🔵anywhere along the route
D17LED (blue)U16 PC13 vicinity, visible🔵heartbeat LED
Q4 Rled1AO3400A · 10knear the P9/P10 edge🔵external-LED driver
D13SS34J11 VBUS🟠VBUS ORing
D14 D15 D16PESD5V0S1BAJ11 pads (DP/DM/VBUS)🔴ESD at the jack — never mid-route
R100 R1015.1kJ11 CC pads🔴USB-C sink ID
Rcc1 Rcc25.1kJ9 CC pads🔴USB-C sink ID
U11 — W5500 Ethernet (+U12 buck · Y1 · J10)
C9010 µFU11 TOCAP pin🔴internal-regulator cap
C914.7 µFU11 1V2 pin🔴core rail
C92 C93 C98100 nF ×3U11 VCC pins, one each🔴per-pin decouplers
C94 C10210 µF · 22 µFU11 supply entry🟠local bulk
Y1 C95 C9625 MHz · 18 pFU11 XI/XO pins🔴tight triangle
R8312.4k 1%U11 RSET pin🔴precision bias — short, clean ground
R8410kU11 PMODE🔵strap
R92 R9349.9R 1%U11 TX pins → J10🔴line terminations
R94 R95 C9749.9R ×2 · 6.8 nFJ10 center taps🔴Bob Smith / RCT network at the magjack
C103100 µF/6.3 VJ10 3V3 feed🟠magnetics supply bulk
R96 R97330RJ10 LED pins🔵link/act LEDs
D11SS34U12 SW + input ground🔴ETH buck catch diode
C10010 nFU12 BOOT🔴boot flyer
L810 µH/2 AU12 SW🟠minimal SW copper
R85 R86 R87 R88FREQ · COMP · FBU12 pins🟠housekeeping at the IC
U17 — AMS1117 3V3 LDO
C11710 µFU17 IN pin🔴LDO input
C11822 µF/16 VU17 OUT pin🔴LDO output / 3V3 bulk
D12SS34U17 input feed🟠feed ORing
Serial block — U15 RS232 · U10 UART · U14 RS485 · U13 expander
C85 C86 C87 C88100 nF ×4U15 pump pins, hard against the IC🔴flying caps carry the pump current
C84100 nFU15 VCC pin🔴supply
Y2 C82 C831.8432 MHz · 22 pFU10 XTAL pins🔴tight triangle
R30 R314.7kU10 side of the I2C bus🔵bus pull-ups
R80 R8110kU10 RST/IRQ🔵pulls
C81 C89100 nF ×2U14 VCC (one is spare)🔴supply
R82 JP5120R · strapP11 RS485 jack🟠termination lives at the connector
C80100 nFU13 VCC pin🔴supply
RB1 RB2 RB3 RB4
DB1 DB2 DB3 DB4		120R + LED ×4U13 outputs → LEDs at the visible edge🔵the netlist pass parked DB1–DB4 at U25 — they belong with U13
U26 — SC7A20 accelerometer (at MH6)
C158 C159100 nF ×2U26 VDD/VDDIO pins🔴one per supply pin
C16010 µFU26 bulk🟠local reservoir; U26 itself ≤10 mm from MH6
Panel · sensors · leftovers
Cu3100 nFU3 SHT40 VDD pin🔴sensor supply
Cu4100 nFreassigned → U18 pin 36 V_BCKP🔴see the GNSS group — it is already on /3V3–GND, so a board move is all it takes
C992.2 nFU17/U12 area rail bypass🔵verify its role in the sch before final spot
R4110kU3/U16 I2C area🔵pull-up strap
R3 D1120R · LEDP9 pins🔵R3 at the jack
R89 R90 R91120R ×3P10 pins🟠series at the jack — the wire radiates otherwise
D18 R102 R103LED (green) · 1k ×23V3 rail, visible spot🔵power LED
TP6 TP7GND · 3V3anywhere reachable🔵probe access
+
Rail 100 nF rule, restated: every plain 100 nF above pairs with exactly one IC power pin and moves with that IC forever. If you relocate an IC during fine-tuning, its 🔴 rows move in the same drag.
+ +

§9Separation rules

+
+ + + + + + + +
Keep apartMinWhy
GNSS island ↔ any switcher L / SW node25 mm−167 dBm receiver vs. dV/dt fields
GNSS RF run ↔ LTE RF runopposite endsdesense is risk #1; antennas ≥ 20 cm at the enclosure
Any crystal ↔ any inductor10 mmmagnetic pickup into the oscillator
ADC sense traces ↔ SW nodes5 mm + ground betweentntc/vbat readings ride on µV
USB pairs (J9/J11) ↔ switchersroute as 90 Ω pairs, shorteye + radiated emissions
U26 accel ↔ mounting hole≤ 10 mm (close!)chassis coupling, not board flex
+ +

§10Order of work from here

+
    +
  1. Update PCB from Schematic (NTC2 re-net), then fine-tune inside the §1 regions. Field wiring now enters mostly along the north edge + P1 at the SE corner — keep each connector beside its block, and its TVS/filter parts right at the jack, so cable common-mode currents stay off the board core.
    2. +
  2. Say the word and I re-add the four zones — F.Cu GND pour, In1 GND (unbroken, especially under both RF runs and the crystals), In2 3V3, B.Cu GND — plus a stitching-via plan: 5 mm grid around RF, via fence along the board edge.
    3. +
  3. Route in this order: ① both 50 Ω RF runs (CPWG on F.Cu over In1, JLC7628 ≈ 0.35/0.25 mm — confirm in the JLC calculator and order controlled impedance) · ② the two hot loops and VBAT ≥ 3 mm · ③ /SW_BAT ≥ 2 mm + /BAT_PLUS ≥ 1.5 mm with via farms · ④ USB and ETH pairs · ⑤ sense lines · ⑥ everything else.
    4. +
  4. Refill zones, full DRC, then the G2 external review checkpoint before ordering.
    5. +
  5. Bench items carried forward: measure U21's 3V3_GNSS rise (F9P ramp window), verify U25's EP against the TI DDA drawing, and the DzG1 jumper check on the fabbed v5.5 boards.
    6. +
+ +

EinarBoard HBOX v6 · Helgen · updated 05-Sep-2026: U18 V_BCKP (pin 36, /3V3) gets Cu4; C123 clarified as U21-output cap; §8 rows corrected.

+
diff --git a/docs/hardware/EinarBoard-v6_Plan-de-Cobre_ES.html b/docs/hardware/EinarBoard-v6_Plan-de-Cobre_ES.html new file mode 100644 index 0000000..32c776d --- /dev/null +++ b/docs/hardware/EinarBoard-v6_Plan-de-Cobre_ES.html @@ -0,0 +1,398 @@ +Plan de Cobre EinarBoard v6 + + +
+

Plan de Cobre EinarBoard v6

+

Compañero de colocación para el re-layout de 140 × 100 — el dueño de cada capacitor, qué se agrupa junto, y el orden de trabajo EMC. La asignación de capacitores de abajo se calculó a partir del netlist de la tarjeta, no de memoria.

+ +
Renumeración de conectores (03-sep, commit b007c7c): los refs P ahora siguen orden funcional — P1 24V · P2 5V banco de pruebas · P3 batería (antes P4) · P4 ventilador (antes P6) · P5 corte (antes P11) · P6 reset (antes P10) · P7 sonda NTC 1 (antes P12) · P8 sonda NTC 2 (antes P18) · P9 LED de panel (antes P8) · P10 RGB (antes P14) · P11 RS485 (antes P15) · P12 RS232 (antes P16). ⚠ La documentación de campo de v5 dice "P12 = NTC" — en v6 ese nombre es el puerto RS232; actualiza la documentación de arneses. La corrección del net NTC2 ya está aplicada y sincronizada.
+
Pendientes conocidos del auto-agrupado: ~54 pequeños traslapes de courtyard, casi todos contra las familias de reguladores heredadas de V5 que conservaron su lugar — L2/D2 (bajo el nuevo contorno de U19), L6/DB2/DB3/Q2/Dbk1 cerca de U25, C40, R40/R41 en Y3. Aparta esos pocos primero y la tarjeta queda limpia.
+ +

§0Tres leyes que deciden la EMC al colocar componentes

+
+
El área del lazo es la antena

La emisión escala con el área de cada lazo de corriente conmutada. Un lazo caliente cerrado en 1 cm² es ~20 dB más silencioso que el mismo lazo en 10 cm². La colocación resuelve esto; el ruteo no puede rescatar una mala colocación.

+
El capacitor más pequeño, más cerca

Un capacitor filtra hasta la frecuencia que la inductancia de su pista le permite. Ordena los bancos por valor descendente hacia el pin: bulk → 10 µF → 100 nF → pF, con los de pF a 2–3 mm.

+
Agresores lejos de las víctimas

Cuatro conmutadores, un transmisor LTE y un receptor GNSS de −167 dBm en una sola tarjeta. La distancia y un plano de tierra In1 sin cortes son los únicos blindajes de banda ancha que salen gratis.

+
+ +

§1Plano de planta según lo agrupado (NO ETH · NE LTE · SO GNSS · SE potencia)

+
+ + + 140 × 100 mm · según agrupado el 03-sep (commit c7d2552) · N = parte superior de la pantalla de KiCad + + + NO — ETHERNET + J10 RJ45 · U11/U12 · Y1 + C90–C103 · J11 USB-DFU + + + NE — ISLA LTE + U20 buck+L20 · banco VBAT + U19 A7670SA · K1 · traductores + J13 U.FL → esquina NE + + + MCU U16 + cristales · VCAP · VDDA + RCs de medición · U10/Y2 abajo + + + SO — ISLA GNSS + U21 LDO · C119–C124 + U18 F9P · L21 bias tee + C143/144/145 · D27 · J12 → borde O + U26 acelerómetro en MH6 (barreno SO) + esquina silenciosa — sin conmutadores + + + SE — ENTRADA DE POTENCIA + P1 24V · F2 Q23 D32 · partes 24V + U25 + L22 + C149–C154 + U6 LTC4040 + RS1 · ventilador U2 arriba + J9 USB · RS232 U15 justo al oeste + + + GNSS ↔ LTE en la diagonal · antenas ≥ 20 cm en el gabinete + +
El estado agrupado tras el commit c7d2552 — tus anclas se conservaron (J10, P1, U18, U16, U6, U15, K1, conectores), 160 componentes de soporte empacados por familia. Ajusta libremente dentro de cada región; conserva la diagonal.
+
+ +

§2Entrada de potencia vehicular — U25 TPS54360B lazo caliente

+

Orden de la cadena sobre el cobre, de izquierda a derecha desde P1: F2 → Q23 (con R119, D33 junto a su compuerta) → D32 SMCJ33A → capacitores de entrada → U25 → D34/L22 → capacitores de salida. D10 se queda pegado al pin 1 de P1.

+
El lazo más ruidoso de la tarjeta: C149/C150 (+) → U25 VIN ⟶ U25 SW → cátodo de D34 ⟶ ánodo de D34 → C149/C150 (−). Es un buck no síncrono, así que el lazo de entrada carga todo el di/dt. Pon C149/C150 a 2–3 mm de los pines 2/7 de U25, D34 directamente enfrente de ellos, y cierra el lazo sobre tierra sólida. Menos de 1 cm², o se vuelve a hacer.
+
+ + + + + + + + +
RefValorPertenece aColocación
C149 C1502.2 µF/100 VU25 VINa 2–3 mm de los pines 2/7; el lazo caliente
C151100 µF/50 Vbulk de entrada de U25justo detrás de C149/C150
C152100 nFU25 BOOTdirectamente entre los pines 1–8
C153 C15447 µF/16 Vsalida 5 V de U25en la salida de L22; la toma de FB (R121) va aquí, no en el inductor
D34B560Cdiodo de rueda libre de U25la tierra del ánodo amarra directo a la tierra de C149/C150
D32SMCJ33Asupresor de entrada de U25entre Q23 y los capacitores de entrada, amarres cortos y gordos
R120 · R123 C155 C156 · R121 R122 · R124 R125RT · COMP · FB · UVLO (DNP)lado analógico de U25agrupa en los pines 3–6, del lado opuesto al nodo SW; FB delgado y lejos de L22
+

Mantenimiento del riel de 24 V: C10/C22 bulk cerca de Q10, C11 100 nF del lado de la carga. Mantén todo el bloque de entrada en una esquina para que el cobre sucio de 24 V nunca cruce la tarjeta.

+ +

§3Respaldo de batería — U6 LTC4040 kelvin

+
+ + + + +
RefValorPertenece aColocación
C30 C31 C7810 µF · 2.2 µF · 220 µFentrada VEH5V de U6en los pines de entrada de U6, después de RS1
C32 C33 C3447 µF ×2 · 10 µFsalida MAIN5V de U6del lado de salida U6/Q7
C3522 µFpin BAT de U6 → P3cerca de P3; polígono /SW_BAT ≥ 2 mm, /BAT_PLUS ≥ 1.5 mm — el camino de blackout, requisito duro de v6
+
RS1 (10 mΩ) es un componente Kelvin: los pines de sensado del LTC4040 deben tomar de las caras de los pads mismos, no de la pista de potencia. Coloca RS1 inmediatamente en U6, con la salida de L22 alimentándolo directo.
+ +

§4Isla LTE — buck U20 + U19 A7670SA lazo caliente

+
Segundo lazo caliente: C127/C128 → U20 VIN/GND. Es un buck síncrono, así que el lazo de entrada es el ruidoso — C127 10 µF a 2–3 mm del pin 2 de U20, C128 1 µF aún más cerca. C129 boot entre BOOT–SW, L20 pegado a SW con un vertido de SW mínimo.
+

El banco VBAT es un gradiente en una sola dirección hacia los pines 55/56/57 — el más grande al fondo, el más pequeño tocando el módulo:

+
+ + + + + +
RefValorOrdenColocación
C130 C131220 µF/10 V ×2VBAT de U19 · extremo lejanola reserva de ≥300 µF contra caídas (ráfagas de 2.8 A, ≤300 mV de caída)
C132 → C133 → C13422 µF → 1 µF → 100 nFVBAT de U19 · en medioescalonando hacia el módulo
C135 C13633 pF · 10 pFpines 55/56/57 de U19a 2–3 mm — estos mantienen los armónicos de TX fuera de VBAT
D22SMAJ5.0Abanco VBAT de U19a través de VBAT cerca de C130/C131
+

Cobre de VBAT ≥ 3 mm de ancho en todo el trayecto. Alrededor del módulo: C125 en el pin 15 (salida 1V8); U22 SIM a menos de 5 mm de los pines 30–33, con C126 en su pad de VCC y D23–D25 PESD en los pads del SIM; U23/U24 traductores de nivel entre U19 y el lado del MCU, cada uno con su par de alimentación (C137/C139 en 1V8, C138/C140 en 3V3) en los pines; Q20–Q22 cerca de los pines de control que manejan. J13 U.FL en el borde de la tarjeta; la red pi DNP C146/C147 (+ su elemento serie) va en línea en el tramo de 50 Ω justo en el conector, D28 ESD del lado de tierra del conector.

+ +

§5Isla GNSS — U18 ZED-F9P + LDO U21 silenciosa

+
+ + + + + + + + + +
RefValorPertenece aColocación
C11910 µFentrada de U21 (SW_5V)en el pin de entrada del LDO
C120 C12410 µF ×2salida U21 → VCC de U18uno en la salida de U21, otro en la entrada principal de VCC de U18
C121 C122100 nF ×2pines VCC 33/34 de U18uno por pin de alimentación, en el pin
C123100 nFVOUT de U21, junto a C120U18 solo tiene dos pines VCC — C123 es el tercero, en la entrada del riel
Cu4100 nFpin 36 de U18, V_BCKP (/3V3!)V_BCKP va en el 3V3 siempre-encendido, no en 3V3_GNSS — es a propósito (RTC + efemérides sobreviven cuando U21 se apaga). Necesita su propio capacitor de /3V3 en el pin; C120–C124 están todos en /3V3_GNSS y no le sirven. Reutiliza el Cu4 sobrante.
C144 C145100 nF · 100 pFVCC_RF de U18 · bias tee L21del lado de alimentación de L21 — la inyección de alimentación de antena
C143100 nF RFlínea RF de J12 (bloqueo DC)en línea en el tramo de 50 Ω entre la toma de L21 y J12
D27ESD9L (≤0.5 pF)J12en el conector, toma sin stub sobre la línea de RF
+

Esta esquina es la víctima: sin conmutador, sin inductor, sin digital rápido a ~25 mm (U25 queda a ~95 mm en el SE, el buck del ventilador a ~130 mm al NE — que siga así); nada más que tierra In1 sólida bajo el módulo y el tramo de RF. TIMEPULSE hacia el MCU es la única línea digital que sale — rútala lejos del camino de RF.

+ +

§6Núcleo MCU — U16 cuidado analógico

+
+ + + + + + + + +
RefValorPertenece aColocación
C1114.7 µFVCAP1 de U16≤ 3 mm del pin — el regulador de núcleo, no negociable
C109 C112100 nF · 1 µFVDDA de U16en el pin VDDA, del lado silencioso, lejos de los conmutadores
C105–C108 + C110100 nF ×4 + 4.7 µFpines VDD de U16un 100 nF por pin VDD, bulk cerca
C104100 nFNRST de U16en el pin, con el jack de reset P6 ruteado limpio
Y3 + C113 C114HSE + 15 pFpines OSC de U16triángulo apretado en los pines, tierra local, ≥10 mm de cualquier inductor
Y4 + C115 C116LSE 32 kHz + 12 pFpines OSC32 de U16aún más apretado — oscilador de alta impedancia, protégelo con tierra
C5 C7 C9 C24 C157100 nF ×5pines ADC de U16con sus divisores (R42, R126…) en los pines del MCU, no en los jacks — el cable se filtra en el pin
+ +

§7El resto de las familias

+
    +
  • Ethernet (U11/U12, Y1, C90–C103): un solo bloque, U11 cerca de J10 (los magnéticos van dentro del HR911105A), cristal + 18 pF en los pines, los locales de 3V3_ETH (C92–C94, C98, C102, C103) alrededor de U11. Mantén la región de pares del RJ45 libre de otras rutas.
    • +
  • RS232 (U15): C85–C88 son capacitores voladores de la bomba de carga — cargan la corriente de la bomba, así que van pegados a U15; C84 100 nF en su pin de alimentación. P12 (jack RS232) en el borde.
    • +
  • Puente UART (U10, Y2, C82/C83): capacitores del cristal en los pines, bloque cerca del MCU.
    • +
  • Buck del ventilador (U2, Cbst1, Ccomp1, C23): un tercer conmutador — trátalo como el lazo del §4, y estaciónalo en el cuarto ruidoso cerca de la entrada de potencia, lejos del GNSS.
    • +
  • Acelerómetro (U26, C158/C159 en VDD/VDDIO, C160 bulk): ≤ 10 mm de un barreno de montaje, sobre tarjeta rígida — debe sentir el chasis, no la flexión de la tarjeta.
    • +
  • Salpicado de rieles (Cu3 Cu4 C80 C81 C89 C105+…): cada 100 nF en 3V3 se empareja con el pin de alimentación de un solo IC — cuando muevas un IC, su 100 nF se mueve con él. C118 22 µF es el bulk de 3V3 en el regulador.
    • +
  • Canales NTC: pull-up + filtro (R42+C24 → P7, R126+C157 → P8) en el MCU; los jacks P7/P8 en el borde de arneses.
    • +
+ +

§8Tabla maestra de proximidad — cada discreto, su designador dueño y qué tan cerca

+

Calculada a partir del netlist actual de la tarjeta (posterior a la renumeración, los 300 footprints), y corregida a mano donde la heurística del netlist eligió un dueño conectado-pero-equivocado (los ESD pertenecen a los conectores, los filtros ADC al MCU, los capacitores de compensación a su regulador). Clases de distancia:

+

🔴 PEGADO ≤3 mm crítico de lazo — misma tierra de pad, sin via de por medio   🟠 CERCA ≤5 mm en el pin, pista corta y directa   🔵 BLOQUE ≤15 mm mismo grupo, orden de ruteo libre

+
+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +
RefValorPégalo aPor qué
P1 — entrada 24 V (esquina SE)
D10SMBJ33Apin 1 de P1 (24V_IN)🔴supresor en el jack, antes que todo lo demás
Rig122kpin de ignición de P1🔴elemento serie justo en el jack
F22 A lento 1812P1 → Q23🔵primer elemento de la cadena
Q23IRFR5305salida de F2🔵FET de polaridad inversa, orden de cadena
R119 D33100k · BZX84C15pads G–S de Q23🔴polarización de compuerta + clamp de 15 V sobre el propio FET
D32SMCJ33Aentre Q23 y C149/C150🟠recorta la línea antes de que el buck la vea
Q10IRFR5305rama de 24 V de P1🔵FET del riel 24 V heredado (alimenta U2 + K1)
Rrp1 DzG110k · BZX84C15pads G–S de Q10🔴red de compuerta — la pieza del chequeo con jumper de v5.5
C10 C2247 µF/50 V · 22 µF/50 Vlado de carga de Q10 (/24V)🔵bulk del riel de 24 V
U25 — buck vehicular TPS54360B
C149 C1502.2 µF/100 Vpines 2/7 de U25 (VIN–GND)🔴EL lazo caliente de la tarjeta
D34B560CSW de U25 + tierra de C149🔴cierra el lazo caliente
C151100 µF/50 Vdetrás de C149/C150🟠bulk de entrada
C152100 nFBOOT de U25 (pines 1–8)🔴capacitor de bootstrap
L2210 µH SRP1265Apin SW de U25🟠cobre de SW mínimo
C153 C15447 µF/16 Vpad de salida de L22🟠capacitores de salida VEH5V; FB toma de aquí
R121 R12253.6k · 10.2kpin FB de U25, toma en C153🟠pista delgada, lejos del campo de L22
R123 C155 C15613k · 6.8 nF · 39 pFpin COMP de U25🟠compensación — lado silencioso, tierra corta
R120162kpin RT de U25🟠fija la frecuencia, tierra corta
R124 R125UVLO (DNP)pin EN de U25🟠el divisor aterriza aquí si se monta
U6 — respaldo de batería LTC4040 (+P3)
RS110 mΩ 1%pines de sensado de U6🔴Kelvin — el sensado sale de las caras de los pads
L62.2 µH/8 Apines SW de U6🔴lazo del cargador/boost apretado
C30 C31 C7810 µF · 2.2 µF · 220 µFVIN de U6, después de RS1🟠banco VEH5V en los pines de entrada
C32 C33 C3447 µF ×2 · 10 µFsalida MAIN5V de U6 / Q7🟠banco de salida
C3522 µFpin BAT de U6 → P3🟠sobre el cobre ancho de /BAT_PLUS
Q7AO4406Alado gate/PowerPath de U6🟠el interruptor de blackout
R50825R 1%pin PROG de U6🔴resistencia de precisión de programa de corriente
R51 R52270k · 100kpin PFI de U6🟠divisor de falla de alimentación
R53 R54499k · 100kpin FB de U6🟠retroalimentación del boost
R5510k 1%pin NTC de U6🟠divisor del termistor del pack (la sonda entra por P3)
JP2 JP3 JP4straps Fpines F0/F1/F2 de U6🔵straps lógicos
R56 R57 R58100k ×3ruta U6 ↔ U16🔵pulls de estado/habilitación, en cualquier punto de la línea
TP1 TP2CLPROG · PFOborde del bloque de U6🔵acceso de medición
U2 — buck del ventilador MP1584 (+P4)
C11100 nFpin VIN de U2🔴lazo de entrada no síncrono (bulk C10/C22 detrás)
Dbk1SS34SW de U2 + tierra de entrada🔴diodo de rueda libre — mismo lazo
Cbst110 nFBOOT–SW de U2🔴capacitor de bootstrap
L210 µHSW de U2🟠cobre de SW mínimo
C2322 µF/16 Vsalida de L2 → P4🟠capacitor de salida 5V_FAN
R20 R21100k · 19.1kFB de U2, toma en C23🟠divisor de retroalimentación
Rcomp1 Ccomp140.2k · 2.2 nFpin COMP de U2🟠compensación
Rfreq1100kpin FREQ de U2🟠fija la frecuencia
Ren1 Ren2100k · 20kpin EN de U2🔵divisor de habilitación
D2SS34pines de P4🔴flyback justo en el jack del ventilador
Q2 Rgs1AO3400A · 100kretorno de P4 · Rgs1 en G–S de Q2🟠interruptor de lado bajo en el jack, resistencia G–S pegada
Q5 Rg1MMBT3904 · 100Rcompuerta de Q2🔵etapa de manejo de compuerta
JP10Renlace 5V_FAN de P4🔵enlace para medir corriente
U20 — buck del módem AP64350
C127 C12810 µF · 1 µFpin VIN 2 de U20🔴lazo de entrada síncrono — el de 1 µF, el más cercano de todos
C129100 nFBOOT–SW de U20🔴capacitor de bootstrap
L204.7 µH/5 ASW de U20🟠cobre de SW mínimo
D21PMEG3050EPalimentación VIN de U20🟠ORing de entrada
D20SS34rama 24 V → entrada de U20🔵diodo de alimentación
R110 R11175k · 20kpin FB de U20🟠divisor de retroalimentación
R116 C141 C14214k · 3.3 nF · 47 pFpin COMP de U20🟠compensación
R117200k 1%pin RT de U20🟠fija la frecuencia
R113100kpin EN de U20🔵pull de habilitación
U19 — módem A7670SA (+U22 SIM · U23/U24 · K1 · J13)
C135 C13633 pF · 10 pFpines 55/56/57 de U19🔴filtros de armónicos de TX — los más cercanos del banco
C134 C133 C132100 nF → 1 µF → 22 µFescalonando desde esos pines🟠el gradiente
C130 C131220 µF/10 V ×2extremo lejano del banco VBAT de U19🔵reserva de ráfagas de ≥300 µF
D22SMAJ5.0Aen C130/C131🟠clamp de VBAT
R1121klado VBAT de U19🔵sangrado/monitoreo
C1252.2 µFpin 15 de U19 (salida 1V8)🔴capacitor de salida del LDO
U22SIM (huella por definir)pines 30–33 de U19, ≤5 mm🟠bus SIM sin blindaje
C126100 nFpad VCC de U22🔴alimentación del SIM
D23 D24 D25PESD5V0S1BApads SIM de U22🔴ESD en el zócalo, no a media ruta
U23 U2474LVC2T45entre U19 y U16🔵los traductores de nivel van sobre el camino
C137 C139100 nFpines 1V8 de U23/U24🔴par de alimentación, uno cada uno
C138 C140100 nFpines 3V3 de U23/U24🔴par de alimentación, uno cada uno
Q20 R1142N7002 · 100klado PWRKEY de U19🔵driver open-drain
Q21 R1152N7002 · 100klado RESET de U19🔵driver open-drain
R109 Q22 Rmled1 D4G1cadena NETLIGHTpin netlight de U19 → LED en punto visible🔵driver del LED de estado
R106 R107 R108100R · 0R ×2extremos de línea de U23/U24🔵elementos serie del UART
TP8USB_BOOTpin BOOT de U19🔵acceso de medición
R118 C146 C1470R · pi DNPen línea en el tramo de 50 Ω, pad RF de U19 → J13🔴asientos de acoplamiento — cero stubs
D28ESD9LJ13🔴en el conector, sin stub
D61N4148Wpines de bobina de K1🔴flyback a través de la bobina
Q6 R2 C101MMBT3904 · 10k · 22 µFlado de bobina de K1🟠driver del relevador + capacitor de la bobina
U18 — GNSS ZED-F9P (+LDO U21 · J12)
C121 C122100 nF ×2pines VCC 33/34 de U18, uno cada uno🔴desacoplo por pin
C123100 nFVOUT de U21 junto a C120🟠tercer 100 nF — entrada del riel, no un tercer pin VCC
Cu4100 nFpin 36 de U18, V_BCKP — en /3V3🔴único capacitor de /3V3 en la esquina; el riel de respaldo sigue vivo cuando U21 se apaga
C120 C12410 µF ×2salida de U21 · entrada VCC de U18🔴estabilidad del LDO + bulk local
C11910 µFpin de entrada de U21🔴entrada del LDO
C3 C4047 µF · 22 µFalimentación SW_5V cerca de U21🟠bulk aguas arriba
Q1AO3401Aaguas arriba de U21 en SW_5V🔵interruptor del riel
R10510kpull-up de U18🔵strap
L21 C144 C14568 nH · 100 nF · 100 pFtoma del bias tee sobre el tramo de 50 Ω🔴inyección de alimentación de antena
C143100 nF RFen línea, toma de L21 → J12🔴bloqueo de DC
D27ESD9L ≤0.5 pFJ12🔴en el conector, sin stub
U16 — MCU STM32 (+Y3/Y4 · USB J11/J9 · jacks de medición)
C1114.7 µFpin VCAP1 de U16🔴regulador de núcleo — no negociable
R10410Ralimentación VDDA de U16🔴elemento serie del filtro analógico
C109 C112100 nF · 1 µFpin VDDA de U16, tras R104🔴desacoplo analógico
C105 C106 C107 C108100 nF ×4uno por pin VDD de U16🔴la pasada de netlist estacionó C106–C108 cerca de U3 — son de U16, regrésalos
C1104.7 µFbulk VDD de U16🟠reserva local
C104100 nFpin NRST de U16🔴el jack P6 solo se rutea hasta él
Y3 C113 C11425 MHz · 15 pFpines OSC de U16🔴triángulo apretado, tierra local
Y4 C115 C11632.768 kHz · 12 pFpines OSC32 de U16🔴más apretado aún — oscilador de alta impedancia
R5 R6 C510k ×2 · 100 nFpin ADC BAT_SENSE de U16🟠divisor + filtro en el pin
R7 R8 C710k ×2 · 100 nFpin ADC 5V_SENSE de U16🟠divisor + filtro en el pin
Rig2 Rigb1 C9 D522k · 3.3k · 100 nF · BAT54pin ADC IGN_SENSE de U16🟠divisor + filtro + clamp en el pin
R42 C2410k 1% · 100 nFpin ADC NTC1 de U16 — P7 es solo el jack🟠el cable de la sonda se filtra en el pin
R126 C15710k 1% · 100 nFpin ADC NTC2 de U16 (PC4) — P8 es solo el jack🟠misma regla
R98 R9910k ×2straps BOOT de U16🔵en cualquier parte del bloque
Rdfu122kUSART1_RX de U16🔵elemento serie
TP3 TP4 TP5SWDIO · SWCLK · NRSTlado de U16 / lado de P6🔵acceso de medición
R1 R40 R561k · 1k · 100klíneas de control U16 → bloques de potencia🔵en cualquier punto de la ruta
D17LED (azul)cerca de PC13 de U16, visible🔵LED de latido
Q4 Rled1AO3400A · 10kcerca del borde P9/P10🔵driver del LED externo
D13SS34VBUS de J11🟠ORing de VBUS
D14 D15 D16PESD5V0S1BApads de J11 (DP/DM/VBUS)🔴ESD en el jack — nunca a media ruta
R100 R1015.1kpads CC de J11🔴identificación de sink USB-C
Rcc1 Rcc25.1kpads CC de J9🔴identificación de sink USB-C
U11 — Ethernet W5500 (+buck U12 · Y1 · J10)
C9010 µFpin TOCAP de U11🔴capacitor del regulador interno
C914.7 µFpin 1V2 de U11🔴riel de núcleo
C92 C93 C98100 nF ×3pines VCC de U11, uno cada uno🔴desacoplo por pin
C94 C10210 µF · 22 µFentrada de alimentación de U11🟠bulk local
Y1 C95 C9625 MHz · 18 pFpines XI/XO de U11🔴triángulo apretado
R8312.4k 1%pin RSET de U11🔴polarización de precisión — corta, tierra limpia
R8410kPMODE de U11🔵strap
R92 R9349.9R 1%pines TX de U11 → J10🔴terminaciones de línea
R94 R95 C9749.9R ×2 · 6.8 nFtomas centrales de J10🔴red Bob Smith / RCT en el magjack
C103100 µF/6.3 Valimentación 3V3 de J10🟠bulk de los magnéticos
R96 R97330Rpines LED de J10🔵LEDs de enlace/actividad
D11SS34SW de U12 + tierra de entrada🔴diodo de rueda libre del buck ETH
C10010 nFBOOT de U12🔴capacitor de bootstrap
L810 µH/2 ASW de U12🟠cobre de SW mínimo
R85 R86 R87 R88FREQ · COMP · FBpines de U12🟠mantenimiento en el IC
U17 — LDO 3V3 AMS1117
C11710 µFpin IN de U17🔴entrada del LDO
C11822 µF/16 Vpin OUT de U17🔴salida del LDO / bulk de 3V3
D12SS34alimentación de entrada de U17🟠ORing de alimentación
Bloque serial — U15 RS232 · U10 UART · U14 RS485 · expansor U13
C85 C86 C87 C88100 nF ×4pines de bomba de U15, pegados al IC🔴los capacitores voladores cargan la corriente de la bomba
C84100 nFpin VCC de U15🔴alimentación
Y2 C82 C831.8432 MHz · 22 pFpines XTAL de U10🔴triángulo apretado
R30 R314.7klado U10 del bus I2C🔵pull-ups del bus
R80 R8110kRST/IRQ de U10🔵pulls
C81 C89100 nF ×2VCC de U14 (uno queda de repuesto)🔴alimentación
R82 JP5120R · strapjack RS485 P11🟠la terminación vive en el conector
C80100 nFpin VCC de U13🔴alimentación
RB1 RB2 RB3 RB4
DB1 DB2 DB3 DB4		120R + LED ×4salidas de U13 → LEDs en el borde visible🔵la pasada de netlist estacionó DB1–DB4 en U25 — pertenecen a U13
U26 — acelerómetro SC7A20 (en MH6)
C158 C159100 nF ×2pines VDD/VDDIO de U26🔴uno por pin de alimentación
C16010 µFbulk de U26🟠reserva local; U26 mismo a ≤10 mm de MH6
Panel · sensores · sobrantes
Cu3100 nFpin VDD del SHT40 U3🔴alimentación del sensor
Cu4100 nFreasignado → pin 36 de U18, V_BCKP🔴ver el grupo GNSS — ya está en /3V3–GND, así que basta moverlo en la tarjeta
C992.2 nFbypass de riel zona U17/U12🔵verifica su papel en el esquemático antes del lugar final
R4110kzona I2C U3/U16🔵strap de pull-up
R3 D1120R · LEDpines de P9🔵R3 en el jack
R89 R90 R91120R ×3pines de P10🟠serie en el jack — si no, el cable radia
D18 R102 R103LED (verde) · 1k ×2riel 3V3, punto visible🔵LED de encendido
TP6 TP7GND · 3V3donde queden accesibles🔵acceso de medición
+
La regla del 100 nF de riel, otra vez: cada 100 nF simple de arriba se empareja con exactamente un pin de alimentación de un IC y se mueve con ese IC para siempre. Si reubicas un IC durante el ajuste fino, sus filas 🔴 se mueven en el mismo arrastre.
+ +

§9Reglas de separación

+
+ + + + + + + +
Mantén separadosMínPor qué
Isla GNSS ↔ cualquier L / nodo SW de conmutador25 mmreceptor de −167 dBm contra campos de dV/dt
Tramo RF GNSS ↔ tramo RF LTEextremos opuestosla desensibilización es el riesgo #1; antenas ≥ 20 cm en el gabinete
Cualquier cristal ↔ cualquier inductor10 mmacoplamiento magnético hacia el oscilador
Pistas de sensado ADC ↔ nodos SW5 mm + tierra en mediolas lecturas tntc/vbat viajan sobre µV
Pares USB (J9/J11) ↔ conmutadoresrutea como pares de 90 Ω, cortosojo de la señal + emisiones radiadas
Acelerómetro U26 ↔ barreno de montaje≤ 10 mm (¡cerca!)acoplamiento al chasis, no a la flexión de la tarjeta
+ +

§10Orden de trabajo desde aquí

+
    +
  1. Update PCB from Schematic (re-net de NTC2), luego ajuste fino dentro de las regiones del §1. El cableado de campo ahora entra sobre todo por el borde norte + P1 en la esquina SE — mantén cada conector junto a su bloque, y sus TVS/filtros justo en el jack, para que las corrientes de modo común de los cables no entren al núcleo de la tarjeta.
    2. +
  2. Con una palabra tuya reintegro las cuatro zonas — vertido GND en F.Cu, GND en In1 (sin cortes, sobre todo bajo ambos tramos de RF y los cristales), 3V3 en In2, GND en B.Cu — más un plan de vias de costura: rejilla de 5 mm alrededor de RF, cerca de vias a lo largo del borde de la tarjeta.
    3. +
  3. Rutea en este orden: ① ambos tramos de RF de 50 Ω (CPWG en F.Cu sobre In1, JLC7628 ≈ 0.35/0.25 mm — confírmalo en la calculadora de JLC y pide impedancia controlada) · ② los dos lazos calientes y VBAT ≥ 3 mm · ③ /SW_BAT ≥ 2 mm + /BAT_PLUS ≥ 1.5 mm con granjas de vias · ④ pares USB y ETH · ⑤ líneas de sensado · ⑥ todo lo demás.
    4. +
  4. Rellena las zonas, DRC completo, y luego el punto de control de revisión externa G2 antes de ordenar.
    5. +
  5. Pendientes de banco arrastrados: medir la subida de 3V3_GNSS de U21 (ventana de arranque del F9P), verificar el EP de U25 contra el dibujo DDA de TI, y el chequeo del jumper DzG1 en las tarjetas v5.5 ya fabricadas.
    6. +
+ +

EinarBoard HBOX v6 · Helgen · actualizado 05-sep-2026 · Traducción del original en inglés (docs/…_EN.html) — ante cualquier discrepancia, el original manda.

+
diff --git a/docs/hardware/img/u25-lazo-caliente.svg b/docs/hardware/img/u25-lazo-caliente.svg new file mode 100644 index 0000000..6128d19 --- /dev/null +++ b/docs/hardware/img/u25-lazo-caliente.svg @@ -0,0 +1,79 @@ +AAAWgmp1bWIAAAAeanVtZGMycGEAEQAQgAAAqgA4m3EDYzJwYQAAABZcanVtYgAAAEdqdW1kYzJtYQARABCAAACqADibcQN1cm46YzJwYTo1ZjQ3MTM5OS03YjgzLTQ4ZmMtOWJiNC02YWU4MWU0MDZhYzYAAAADl2p1bWIAAAApanVtZGMyYXMAEQAQgAAAqgA4m3EDYzJwYS5hc3NlcnRpb25zAAAAALxqdW1iAAAARGp1bWRjYm9yABEAEIAAAKoAOJtxE2MycGEuaW5ncmVkaWVudC52MwAAAAAYYzJzaBTPNarzAPOSObHAnIOD1poAAABwY2JvcqNpZGM6Zm9ybWF0bWltYWdlL3N2Zyt4bWxqaW5zdGFuY2VJRHgseG1wOmlpZDphOTA3MDRkMC03ZWQzLTQ5MDctYWEwMi05ZjliZGJiZTRkZmNscmVsYXRpb25zaGlwaHBhcmVudE9mAAAB4mp1bWIAAABBanVtZGNib3IAEQAQgAAAqgA4m3ETYzJwYS5hY3Rpb25zLnYyAAAAABhjMnNojWjyIWeZwkRrIi1ZWgxAegAAAZljYm9yomdhY3Rpb25zgqJmYWN0aW9ua2MycGEub3BlbmVkanBhcmFtZXRlcnOha2luZ3JlZGllbnRzgaJjdXJseC1zZWxmI2p1bWJmPWMycGEuYXNzZXJ0aW9ucy9jMnBhLmluZ3JlZGllbnQudjNkaGFzaFgguNasSmOwbdo3Hmx1jpVNpXDlD2hiLKPpPjTXw9afu4ikZmFjdGlvbngdY29tLmFudGhyb3BpYy5jbGF1ZGUucHJvdmlkZWRqcGFyYW1ldGVyc6F4H2NvbS5hbnRocm9waWMub3JpZ2luLWNvbmZpZGVuY2VndW5rbm93bmtkZXNjcmlwdGlvbnhmQ2xhdWRlIHByb3ZpZGVkIHRoaXMgZmlsZSBhdCB0aGUgcmVxdWVzdCBvZiBhIHVzZXIgYW5kIG1heSBoYXZlIGNyZWF0ZWQgb3IgbW9kaWZpZWQgdGhlIGZpbGUgY29udGVudHMubXNvZnR3YXJlQWdlbnShZG5hbWVmQ2xhdWRlcmFsbEFjdGlvbnNJbmNsdWRlZPUAAADIanVtYgAAAEBqdW1kY2JvcgARABCAAACqADibcRNjMnBhLmhhc2guZGF0YQAAAAAYYzJzaE0UnU0AESmLQQwUV8rpYsEAAACAY2JvcqVjYWxnZnNoYTI1NmNwYWRNAAAAAAAAAAAAAAAAAGRoYXNoWCBniT57JcK324c9XuRkE6uH/Y+7/E3KpDADWbxmeL8D32RuYW1lbmp1bWJmIG1hbmlmZXN0amV4Y2x1c2lvbnOBomVzdGFydBjDZmxlbmd0aBkeBAAAAj5qdW1iAAAAJ2p1bWRjMmNsABEAEIAAAKoAOJtxA2MycGEuY2xhaW0udjIAAAACD2Nib3KlY2FsZ2ZzaGEyNTZpc2lnbmF0dXJleE1zZWxmI2p1bWJmPS9jMnBhL3VybjpjMnBhOjVmNDcxMzk5LTdiODMtNDhmYy05YmI0LTZhZTgxZTQwNmFjNi9jMnBhLnNpZ25hdHVyZWppbnN0YW5jZUlEeCx4bXA6aWlkOjg1MjYzYmQ1LTMzMmYtNDgxZC1hNGM2LWI4Y2U2NjdlNzA3OXJjcmVhdGVkX2Fzc2VydGlvbnODomN1cmx4LXNlbGYjanVtYmY9YzJwYS5hc3NlcnRpb25zL2MycGEuaW5ncmVkaWVudC52M2RoYXNoWCC41qxKY7Bt2jcebHWOlU2lcOUPaGIso+k+NNfD1p+7iKJjdXJseCpzZWxmI2p1bWJmPWMycGEuYXNzZXJ0aW9ucy9jMnBhLmFjdGlvbnMudjJkaGFzaFggMxCGNPak96tpAMF5xC7fBMfiov+bMtNuKwhDAYFvLy2iY3VybHgpc2VsZiNqdW1iZj1jMnBhLmFzc2VydGlvbnMvYzJwYS5oYXNoLmRhdGFkaGFzaFgg0vnKlfxB8VKCNTVmvdg/3CAcBHkzBvJnSzIdKiy5Yxd0Y2xhaW1fZ2VuZXJhdG9yX2luZm+jZG5hbWVvQW50aHJvcGljIEZpbGVzZ3ZlcnNpb25lMS4wLjBrc3BlY1ZlcnNpb25lMi40LjAAABA4anVtYgAAAChqdW1kYzJjcwARABCAAACqADibcQNjMnBhLnNpZ25hdHVyZQAAABAIY2JvctKEWQISogEmGCFZAgowggIGMIIBjaADAgECAhRA5aAK7sI50L64g/oGQgU9Z1UTADAKBggqhkjOPQQDAzBJMRcwFQYDVQQKEw5BbnRocm9waWMsIFBCQzEuMCwGA1UEAxMlQW50aHJvcGljIENvbnRlbnQgQ3JlZGVudGlhbHMgUm9vdCBDQTAeFw0yNjA4MDcxODQzNTZaFw0yODA4MDYxOTQzNTZaMEQxFzAVBgNVBAoTDkFudGhyb3BpYywgUEJDMSkwJwYDVQQDEyBBbnRocm9waWMgQ2xhdWRlIENvbnRlbnQgU2lnbmluZzBZMBMGByqGSM49AgEGCCqGSM49AwEHA0IABJh6CmvLUBgFFNU0vUKlOVtE6djd17L5SuwX0LemFisBM3dkd/3cyjxFA3Qo5S46fX0/ihY0VZ7mfb9KF703t5OjWDBWMA4GA1UdDwEB/wQEAwIHgDAVBgNVHSUEDjAMBgorBgEEAYPoXgIBMAwGA1UdEwEB/wQCMAAwHwYDVR0jBBgwFoAUzlHiBIFOZFsj+OPEz5o+nMHXXMIwCgYIKoZIzj0EAwMDZwAwZAIwMXMdFJ4BetLLVY7ORuE9noqbbAZOZn/aArXyTwFAZfKrPzxF2vPoJNf1+UCdg1XGAjBwX1zd9WGqYkqmL5SFqw1QySjr1zJfpJM9+1rdDwSPLMOPOjKuiXjoU/pUUeG9RwmhY3BhZFkNngAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAPZYQLxFhuX/ia5jsFxBdwgmmij1KKNqwWuNiX2v6+90SQoiNlHRR9KB/30fRn99VYEC133/ioBCHtKaN4K085/YE3M= + + U25 (TPS54360B) — orden correcto de las piezas · correct part order + Topología, no a escala · Topology, not to scale — Michelle decide la posición final / Michelle picks the final position + + + + C151 + 100 µF bulk + 10–20 mm OK + + VIN_PROT + + + + C149 · C150 + 2.2 µF 100 V + ≤ 3 mm → pin 2 + + + + + 2 VIN + 8 SW + U25 + TPS54360B + 1 BOOT + 3 EN · 4 RT + 7 GND + 5 FB · 6 COMP + + + + D34 + B560C + K ≤ 4 mm → pin 8 + + + + + L22 + 10 µH SRP1265A + se queda + stays + + SW ≥ 2 mm + ≤ 12 mm + + + + C153 · C154 + 47 µF · VEH5V + junto a / next to L22 + + + + + ≥ 6 vías GND bajo el pad + ≥ 6 GND vias under pad (hoy/now 0) + + + + UNA sola isla GND en F.Cu + vías a In1/In2 · ONE GND island on F.Cu + vias to In1/In2 + + + + + + + + LAZO CALIENTE · HOT LOOP + Entrada → U25 → D34 → GND → entrada: lo más pequeño posible · as small as possible + + + + Lado silencioso · quiet side (pins 3–6) + R120 · R121 · R122 · R123 · C155 · C156 — ≤ 5 mm, lejos de SW / away from SW + C152 (BOOT) entre pin 1 y pin 8 · between pin 1 and pin 8 + diff --git a/docs/hardware/v6-auditoria-prefab.md b/docs/hardware/v6-auditoria-prefab.md new file mode 100644 index 0000000..1046689 --- /dev/null +++ b/docs/hardware/v6-auditoria-prefab.md @@ -0,0 +1,218 @@ +--- +title: HBOX v6 — Auditoría pre-fabricación y lista de trabajo +tags: [project-drogheda, hardware, hbox, v6, pcb, auditoria, jlcpcb] +project: Project Drogheda +author: Helgen Technologies +date: 2026-09-25 +version: 1.0 +status: ACTIVO — NO se ordena hasta cerrar la sección 3 +audience: Michelle (layout), Leo +--- + +# HBOX v6 — Auditoría pre-fabricación + +**Tarjeta:** `hbox-watchdog-v6` (repo **HBox_PCB**) · **Pedido previsto:** 5 prototipos en JLCPCB +(PCB + ensamble) · **Fecha:** 25-sep-2026 · [English version](v6-prefab-audit.md) + +!!! danger "Veredicto: TODAVÍA NO se ordena" + Lo que dependía de esquemático, BOM y atributos **ya está resuelto** (sección 2). + Faltan **trabajos de layout** (sección 3, Michelle) y **tres decisiones/compras** (sección 4, Leo). + Cuando Michelle suba su trabajo, Claude repite la auditoría completa y da el **GO** final. + +**Estado hoy:** DRC **0 errores**, 0 sin conectar, 0 pistas colgando · ERC **0 errores** · +BOM: todas las piezas pobladas tienen número LCSC verificado. + +--- + +## 1. ¿Por qué "DRC 0" no basta? + +El DRC solo compara la geometría contra las reglas de separación del propio archivo. **No ve**: + +- un regulador conmutado con su diodo a 18 mm (debe estar a ≤ 4 mm), +- una pista de 0.25 mm llevando 2.5 A, +- una pieza sin número LCSC (JLC simplemente **no la coloca**), +- un chip de potencia **sin vías** bajo su pad térmico. + +Eso es lo que revisó esta auditoría. + +--- + +## 2. Lo que YA quedó resuelto (no hay que hacer nada) + +| # | Qué | Detalle | +|---|---|---| +| ✅ | **SIM: el porta-SIM físico es ahora el principal** | Telcel no dará la MFF2. **J14** (nano-SIM JAE, LCSC C2977286) + R131–R134 **se montan**; U22 (MFF2) + R127–R130 quedan **sin montar (DNP)**. La huella de la MFF2 se queda en la tarjeta como opción futura. | +| ✅ | **U19 (módem) y L22** marcados SMD | Estaban como "through-hole" y JLC los habría dejado fuera de la línea SMT. Corregido también en la librería. | +| ✅ | **64 piezas sin número LCSC** | Todas con número verificado en la base de JLC (Basic cuando se pudo). JP1–JP5 (puentes de soldadura) fuera del BOM. | +| ✅ | **Fusible de entrada F2** | Ahora es **fusible en porta-fusible**: Littelfuse **0154002.DR** (C206910), bloque SMD 9.7 × 5 mm con fusible NANO2 de 2 A / 125 V. En campo se **saca y se cambia el fusible sin soldar**. *(Falta cambiar la huella en el PCB → tarea M2.)* | +| ✅ | **Barrenos de montaje** | Los 4 en un rectángulo exacto de **130.0 × 90.0 mm**, a 5 mm de cada orilla; nombres únicos MH5–MH8. | +| ✅ | Limpieza | 6 tramos de pista colgando borrados; copias "respaldo" fuera de git; reglas de ancho de potencia en el DRC. | + +--- + +## 3. Lo que falta — lista de trabajo de **Michelle** + +!!! warning "Antes de empezar — tres reglas" + 1. **Primero `git pull`.** Claude cambió el `.kicad_pcb` hoy (atributos, LCSC, barrenos, fusible). + Si trabajas sobre una copia vieja y la guardas, se pierde todo eso. + 2. **NO usar "Actualizar PCB desde esquemático"** hasta que Leo decida J10/P11/P12 (sección 4): + los volvería a poner como montados. + 3. Si KiCad avisa que el archivo **cambió en disco**, elegir **Recargar**. Nunca guardar encima una copia vieja. + +Orden recomendado (de mayor a menor impacto): + +### M1 · Traer los cambios + +- [ ] `git pull` en HBox_PCB (ver sección 6). + +### M2 · Cambiar la huella de F2 (fusible) + +- [ ] En el PCB: clic derecho en **F2** → *Change Footprint…* → `Fuse:Fuseholder_Littelfuse_Nano2_154x`. +- [ ] El bloque mide **9.7 × 5 mm** (antes 4.5 × 3.2). Acomodarlo cerca de donde está (159.5, 127), + entre **P1** (entrada 24 V) y **Q23**. Pistas **/24V_IN** y **/VIN_FUSED** de **≥ 1.5 mm**. +- [ ] Dejar **acceso con pinzas** al fusible (se saca hacia arriba): nada alto a menos de 2 mm de sus lados largos. + +### M3 · Rehacer el grupo del regulador U25 (24 V → 5 V) — **la más importante** + +**Problema:** U25 (TPS54360B) está 15 mm al norte de sus piezas de potencia: + +| Medida | Hoy | Objetivo | +|---|---|---| +| Diodo **D34** (cátodo) → pin 8 (SW) de U25 | **18.2 mm** | **≤ 4 mm** | +| Capacitores de entrada **C149/C150** → pin 2 (VIN) | 5–8 mm | **≤ 3 mm** | +| Inductor **L22** (pad 1) → pin 8 | **25.9 mm** | ≤ 12 mm (L22 es grande; se acepta) | +| Cobre del nodo SW (pin 8 → D34 → L22) | pista 0.5 mm | **polígono ≥ 2 mm**, lo más corto posible | +| Vías GND bajo el pad térmico de U25 | **0** | **≥ 6** (a In1 e In2) | +| R120–R123, C155, C156 (compensación/FB/RT) | cerca | ≤ 5 mm de los pines 3–6, **lejos de SW** | + +
+![Orden correcto del grupo U25](img/u25-lazo-caliente.svg){ width="100%" } +
+ +**Idea clave:** junto a U25 ya no hay lugar (el cargador U6 y sus piezas ocupan el noreste). +Entonces **U25 baja a donde están sus piezas grandes**, en vez de subir las piezas grandes. + +Pasos: + +- [ ] **Paso 1 — Sacar C151** (electrolítico 100 µF, hoy en 173.75, 123.9). Es solo reserva de + energía: funciona igual a 10–20 mm. Sugerencia: rotado 90°, centrado en ≈ **(169.5, 112)**, + el hueco que deja U25. Sigue conectado a **/VIN_PROT**. +- [ ] **Paso 2 — Poner U25 donde estaba C151**, centro aprox. **(175.5, 124.5)**, girado para que: + el **pin 8 (SW)** quede en la esquina **más cercana al cátodo de D34** (el pad sur de D34, en 182.5, 126.65), + y el **pin 2 (VIN)** mire al **oeste**. +- [ ] **Paso 3 — C149 y C150 pegados al pin 2 (VIN)**, a ≤ 3 mm, con su lado GND hacia el pad + térmico de U25. Este es el lazo que radia: **entrada → U25 → D34 → GND → entrada**. Chiquito. +- [ ] **Paso 4 — D34 se queda** donde está (182.5, 123.25). Su **ánodo (GND)** va a la misma isla de + GND que C149/C150 y el pad de U25. +- [ ] **Paso 5 — L22 se queda.** Unir pin 8 → cátodo de D34 → pad 1 de L22 (193.5, 126.9) con **un + polígono de ≥ 2 mm**. No más ancho de lo necesario (es la parte que "grita"). +- [ ] **Paso 6 — Piezas chicas junto con U25:** C152 (BOOT) entre pin 1 y pin 8; R120, R121, R122, R123, + C155, C156 del lado de los pines 3–6 (**lado silencioso**). El divisor FB (R121/R122) toma el 5 V + **en los capacitores de salida** C153/C154, no en el pad del inductor. +- [ ] **Paso 7 — Tierra:** una sola isla de GND en F.Cu bajo todo el grupo, **≥ 6 vías bajo el pad + térmico de U25** y 2–3 vías junto al GND de cada capacitor y del ánodo de D34. +- [ ] **Paso 8 — /VIN_PROT** desde Q23 hasta C149/C150: **≥ 1.5 mm** (o polígono). + +!!! tip "Referencia" + Es el mismo acomodo que el diseño de referencia de TI para el TPS54360 y que la + [Guía de cobre y colocación EMC v6, §2](EinarBoard-v6_Plan-de-Cobre_ES.html). + +### M4 · Mismo arreglo, más chico, en el regulador del módem U20 + +| Medida | Hoy | Objetivo | +|---|---|---| +| L20 (pad SW) → pin 8 (SW) de U20 | 7.6 mm, pista de **23 mm** a 0.25 mm | **≤ 3 mm**, pista corta **≥ 1 mm** | +| C127 (10 µF) → pin 2 (VIN) de U20 | 5.4 mm | **≤ 3 mm** | +| Vías GND bajo el pad de U20 | 0 | **≥ 4** | + +- [ ] Acercar **L20** al pin 8 de U20 y rutear **/SW_MODEM** directo y ancho. +- [ ] Acercar **C127** al pin 2. (C128 ya está bien, a 2 mm.) +- [ ] Vías bajo el pad térmico de U20. + +### M5 · Vías bajo los otros chips de potencia + +- [ ] **U6** (LTC4040, cargador de batería), **U2** y **U12** (MP1584): hoy **0 vías** bajo su pad + térmico. Poner **≥ 4** en cada uno (el pad térmico también es su tierra y su disipador). + +### M6 · Ensanchar las pistas de potencia + +Usa esta tabla (la lista de avisos del DRC está incompleta: no marca SW_BAT ni las del módem). + +| Prioridad | Red | Hoy | Objetivo | Por qué | +|---|---|---|---|---| +| 1 | **/SW_BAT** | 0.25 mm, 12 mm | **≥ 1.0 mm** o polígono | ~2.5 A de batería. Ya se marcó crítica en la v5.5 (0.3 mm); en v6 está más delgada. | +| 2 | **/VEH5V** | cuello 0.25 + 0.5 mm, ~110 mm | **≥ 1.0 mm** | Salida de U25, hasta ~3 A | +| 3 | **/MAIN5V**, **/SYS5V** | 0.25–0.5 mm, 100–150 mm c/u | **≥ 1.0 mm** en el tronco | 5 V principal de toda la tarjeta | +| 4 | **/BAT_PLUS** | 0.25–0.5 mm, 118 mm | **≥ 1.0 mm** | Corriente de batería | +| 5 | **/SW_MODEM** | 0.25 mm, 23 mm | ≥ 1.0 mm **y corta** | Se resuelve con M4 | +| 6 | **/VBAT_MODEM** | cuello 0.25 (1 mm), 0.5 (11 mm) | **≥ 1.0 mm** | Picos de 2 A al transmitir | +| 7 | /VIN_MODEM, /SW_IN, /VIN_SW | 0.25–0.5 mm | ≥ 0.8 mm | Entradas de reguladores | +| — | /VIN_PROT, /SW_PWRIN | 0.5 mm | — | Se resuelven con M3 | +| No | /3V3_ETH, /5V_FAN, /SW_FAN, /FAN_RET | 0.25–0.5 mm | dejar | Menos de 0.3 A | + +- [ ] Prioridades 1 a 7. + +### M7 · Cerrar + +- [ ] **Rellenar zonas** (tecla **B**) — los barrenos se movieron y el relleno es viejo. +- [ ] **DRC → 0 errores.** (Los avisos amarillos de ancho de pista que queden en redes "No" de la tabla están bien.) +- [ ] Revisar en el visor 3D que **J14** (porta-SIM) tenga el frente libre: la tarjeta entra por un + extremo corto; confirmar cuál en el dibujo de JAE y dejar ~6 mm libres enfrente. +- [ ] `git add` + `commit` + `push` (sección 6) y **avisar a Leo**. + +--- + +## 4. Lo que falta — **Leo** + +- [ ] **Pre-ordenar J14** (C2977286) en la cuenta de JLC: es parte "Pre-ordered", sin eso no la colocan. +- [ ] **Decidir J10 (RJ45), P11 y P12:** ¿se montan en esta corrida? Hoy están DNP solo en el PCB. +- [ ] **Revisar las piezas donde la elección importa:** L20 Sunlord MWSA0804S-4R7MT (C17700167; checar que sus pads + entren en la huella SRU8028), L21 Murata LQG18HN68NJ00D (C162555, choke de la antena GNSS), + C149/C150 2.2 µF 100 V (C153036), C151 Nichicon 100 µF 50 V (C116241), RS1 10 mΩ 1 W (C105362), + F2 0154002.DR (C206910). + +--- + +## 5. Parámetros del pedido en JLCPCB (cuando haya GO) + +| Opción | Valor | +|---|---| +| Capas / espesor | 4 capas, 1.6 mm, stackup **JLC04161H-7628** | +| Acabado | **ENIG** (obligatorio por los módulos LGA U19 y U18) | +| Ensamble | **Standard PCBA**, solo lado superior | +| Rayos X | Pedir en **U19** (A7670SA) y **U18** (ZED-F9P) | +| Pre-orden | **J14 C2977286** antes del pedido | +| Piezas through-hole | H4, J9, J11, K1, P1–P10, SW1, SW2 (16): soldar a mano en 5 piezas es razonable | +| Archivos | BOM/CPL generados **del PCB** (Fabrication Toolkit). Revisar rotaciones en la vista previa de JLC: U19, U18, J14, SOT-23 | + +--- + +## 6. Comandos de git + +**Michelle** (clon de HBox_PCB): + +```bash +git pull +# … trabajo en KiCad, guardar … +git add hbox-watchdog-v6.kicad_pcb +git commit -m "v6 layout: U25/U20 regrouped, thermal vias, power widths, F2 holder" +git push +``` + +**Leo** (proyecto Drogheda, después de que Michelle suba): + +```bash +cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad && git pull helgen main +cd ~/Documents/Claude/Projects/Drogheda && git add 03-Architecture-Hardware/kicad && git commit -m "bump kicad" && git push +``` + +--- + +## 7. Historial de cambios de esta auditoría (HBox_PCB) + +| Commit | Qué | +|---|---| +| `bb78cb8` · `0288bd0` | T14: J14 principal, U22 DNP, errores ERC corregidos, LCSC de J14 | +| `91d2049` · `8a49327` | T15: LCSC en 64 piezas, JP fuera del BOM, SIM + U19/L22 en el PCB, pistas colgando, avisos de ancho; librería | +| `61652cc` | T16: barrenos 130 × 90 mm, MH5–MH8 | +| `d2db77f` · `03d83d1` | T17: fusible F2 → porta-fusible 0154002.DR | diff --git a/docs/hardware/v6-prefab-audit.md b/docs/hardware/v6-prefab-audit.md new file mode 100644 index 0000000..2a6919a --- /dev/null +++ b/docs/hardware/v6-prefab-audit.md @@ -0,0 +1,218 @@ +--- +title: HBOX v6 — Pre-fabrication audit and work list +tags: [project-drogheda, hardware, hbox, v6, pcb, audit, jlcpcb] +project: Project Drogheda +author: Helgen Technologies +date: 2026-09-25 +version: 1.0 +status: ACTIVE — do NOT order until section 3 is closed +audience: Michelle (layout), Leo +--- + +# HBOX v6 — Pre-fabrication audit + +**Board:** `hbox-watchdog-v6` (repo **HBox_PCB**) · **Planned order:** 5 prototypes at JLCPCB +(PCB + assembly) · **Date:** 25-Sep-2026 · [Versión en español](v6-auditoria-prefab.md) + +!!! danger "Verdict: NOT ready to order yet" + Everything that depended on the schematic, BOM and attributes **is already fixed** (section 2). + What's left is **layout work** (section 3, Michelle) and **three decisions/purchases** (section 4, Leo). + When Michelle pushes her work, Claude re-runs the full audit and gives the final **GO**. + +**Status today:** DRC **0 errors**, 0 unconnected, 0 dangling tracks · ERC **0 errors** · +BOM: every populated part has a verified LCSC number. + +--- + +## 1. Why "DRC 0" isn't enough + +DRC only compares geometry against the file's own clearance rules. It **cannot see**: + +- a switching regulator with its diode 18 mm away (it must be ≤ 4 mm), +- a 0.25 mm track carrying 2.5 A, +- a part with no LCSC number (JLC simply **doesn't place it**), +- a power chip with **no vias** under its thermal pad. + +That's what this audit checked. + +--- + +## 2. Already fixed (nothing to do) + +| # | What | Detail | +|---|---|---| +| ✅ | **SIM: the physical SIM holder is now the primary SIM** | Telcel won't supply the MFF2. **J14** (JAE nano-SIM, LCSC C2977286) + R131–R134 are **fitted**; U22 (MFF2) + R127–R130 are **not fitted (DNP)**. The MFF2 footprint stays on the board as a future option. | +| ✅ | **U19 (modem) and L22** set to SMD | They were marked "through-hole", so JLC would have left them off the SMT line. Also fixed in the library. | +| ✅ | **64 parts with no LCSC number** | All given verified numbers from the JLC database (Basic where possible). JP1–JP5 (solder jumpers) removed from the BOM. | +| ✅ | **Input fuse F2** | Now a **fuse in a holder**: Littelfuse **0154002.DR** (C206910), 9.7 × 5 mm SMD block with a 2 A / 125 V NANO2 fuse. In the field the **fuse pulls out and is replaced without soldering**. *(The PCB footprint still has to be swapped → task M2.)* | +| ✅ | **Mounting holes** | All 4 on an exact **130.0 × 90.0 mm** rectangle, 5 mm from each edge; unique names MH5–MH8. | +| ✅ | Cleanup | 6 dangling track pieces deleted; "respaldo" copies out of git; power-width rules added to DRC. | + +--- + +## 3. What's left — **Michelle's** work list + +!!! warning "Before you start — three rules" + 1. **`git pull` first.** Claude changed the `.kicad_pcb` today (attributes, LCSC, holes, fuse). + If you work on an old copy and save it, all of that is lost. + 2. **Do NOT use "Update PCB from Schematic"** until Leo decides J10/P11/P12 (section 4): + it would set them back to fitted. + 3. If KiCad says the file **changed on disk**, choose **Reload**. Never save an old copy over it. + +Recommended order (highest impact first): + +### M1 · Get the changes + +- [ ] `git pull` in HBox_PCB (see section 6). + +### M2 · Swap the F2 (fuse) footprint + +- [ ] In the PCB: right-click **F2** → *Change Footprint…* → `Fuse:Fuseholder_Littelfuse_Nano2_154x`. +- [ ] The block is **9.7 × 5 mm** (was 4.5 × 3.2). Keep it near its current spot (159.5, 127), + between **P1** (24 V input) and **Q23**. Tracks **/24V_IN** and **/VIN_FUSED** **≥ 1.5 mm**. +- [ ] Leave **tweezer access** to the fuse (it pulls straight up): nothing tall within 2 mm of its long sides. + +### M3 · Rebuild the U25 regulator group (24 V → 5 V) — **the most important one** + +**Problem:** U25 (TPS54360B) sits 15 mm north of its power parts: + +| Measurement | Now | Target | +|---|---|---| +| Diode **D34** (cathode) → U25 pin 8 (SW) | **18.2 mm** | **≤ 4 mm** | +| Input capacitors **C149/C150** → pin 2 (VIN) | 5–8 mm | **≤ 3 mm** | +| Inductor **L22** (pad 1) → pin 8 | **25.9 mm** | ≤ 12 mm (L22 is big; acceptable) | +| SW node copper (pin 8 → D34 → L22) | 0.5 mm track | **polygon ≥ 2 mm**, as short as possible | +| GND vias under U25's thermal pad | **0** | **≥ 6** (to In1 and In2) | +| R120–R123, C155, C156 (compensation/FB/RT) | nearby | ≤ 5 mm from pins 3–6, **away from SW** | + +
+![Correct U25 part order](img/u25-lazo-caliente.svg){ width="100%" } +
+ +**Key idea:** there's no room left around U25 (the U6 charger and its parts fill the north-east). +So **U25 moves down to its big parts**, instead of moving the big parts up. + +Steps: + +- [ ] **Step 1 — Move C151 out** (100 µF electrolytic, now at 173.75, 123.9). It's only an energy + reservoir and works the same 10–20 mm away. Suggestion: rotated 90°, centred at ≈ **(169.5, 112)**, + the gap U25 leaves behind. It stays on **/VIN_PROT**. +- [ ] **Step 2 — Put U25 where C151 was**, centre ≈ **(175.5, 124.5)**, rotated so that + **pin 8 (SW)** is the corner **closest to D34's cathode** (D34's south pad, at 182.5, 126.65) + and **pin 2 (VIN)** faces **west**. +- [ ] **Step 3 — C149 and C150 right against pin 2 (VIN)**, ≤ 3 mm, with their GND end toward U25's + thermal pad. This is the loop that radiates: **input → U25 → D34 → GND → input**. Keep it tiny. +- [ ] **Step 4 — D34 stays** where it is (182.5, 123.25). Its **anode (GND)** goes to the same GND + island as C149/C150 and U25's pad. +- [ ] **Step 5 — L22 stays.** Join pin 8 → D34 cathode → L22 pad 1 (193.5, 126.9) with **one polygon + ≥ 2 mm wide**. No wider than needed (this is the node that "shouts"). +- [ ] **Step 6 — Small parts go with U25:** C152 (BOOT) between pin 1 and pin 8; R120, R121, R122, R123, + C155, C156 on the pin 3–6 side (**quiet side**). The FB divider (R121/R122) senses 5 V **at the + output capacitors** C153/C154, not at the inductor pad. +- [ ] **Step 7 — Ground:** one GND island on F.Cu under the whole group, **≥ 6 vias under U25's thermal + pad**, and 2–3 vias next to each capacitor GND and D34's anode. +- [ ] **Step 8 — /VIN_PROT** from Q23 to C149/C150: **≥ 1.5 mm** (or a polygon). + +!!! tip "Reference" + This is the same arrangement as TI's reference layout for the TPS54360 and the + [v6 Copper & EMC placement guide, §2](EinarBoard-v6_Copper-Plan_EN.html). + +### M4 · Same fix, smaller, on the modem regulator U20 + +| Measurement | Now | Target | +|---|---|---| +| L20 (SW pad) → U20 pin 8 (SW) | 7.6 mm, **23 mm** track at 0.25 mm | **≤ 3 mm**, short track **≥ 1 mm** | +| C127 (10 µF) → U20 pin 2 (VIN) | 5.4 mm | **≤ 3 mm** | +| GND vias under U20's pad | 0 | **≥ 4** | + +- [ ] Move **L20** next to U20 pin 8 and route **/SW_MODEM** short and wide. +- [ ] Move **C127** next to pin 2. (C128 is already fine, at 2 mm.) +- [ ] Vias under U20's thermal pad. + +### M5 · Vias under the other power chips + +- [ ] **U6** (LTC4040 battery charger), **U2** and **U12** (MP1584): **0 vias** under their thermal pad + today. Add **≥ 4** each (the thermal pad is also their ground and their heatsink). + +### M6 · Widen the power tracks + +Use this table (the DRC warning list is incomplete: it misses SW_BAT and the modem nets). + +| Priority | Net | Now | Target | Why | +|---|---|---|---|---| +| 1 | **/SW_BAT** | 0.25 mm, 12 mm | **≥ 1.0 mm** or polygon | ~2.5 A battery path. Already flagged critical in v5.5 (0.3 mm); v6 is thinner. | +| 2 | **/VEH5V** | 0.25 neck + 0.5 mm, ~110 mm | **≥ 1.0 mm** | U25 output, up to ~3 A | +| 3 | **/MAIN5V**, **/SYS5V** | 0.25–0.5 mm, 100–150 mm each | **≥ 1.0 mm** on the trunk | Main 5 V for the whole board | +| 4 | **/BAT_PLUS** | 0.25–0.5 mm, 118 mm | **≥ 1.0 mm** | Battery current | +| 5 | **/SW_MODEM** | 0.25 mm, 23 mm | ≥ 1.0 mm **and short** | Solved by M4 | +| 6 | **/VBAT_MODEM** | 0.25 neck (1 mm), 0.5 (11 mm) | **≥ 1.0 mm** | 2 A bursts when transmitting | +| 7 | /VIN_MODEM, /SW_IN, /VIN_SW | 0.25–0.5 mm | ≥ 0.8 mm | Regulator inputs | +| — | /VIN_PROT, /SW_PWRIN | 0.5 mm | — | Solved by M3 | +| No | /3V3_ETH, /5V_FAN, /SW_FAN, /FAN_RET | 0.25–0.5 mm | leave | Under 0.3 A | + +- [ ] Priorities 1 to 7. + +### M7 · Close out + +- [ ] **Refill zones** (key **B**) — the holes moved and the fill is stale. +- [ ] **DRC → 0 errors.** (Yellow track-width warnings left on the "No" nets in the table are fine.) +- [ ] Check in the 3D viewer that **J14** (SIM holder) has a clear front: the card enters from one + short end; confirm which on the JAE drawing and leave ~6 mm clear in front of it. +- [ ] `git add` + `commit` + `push` (section 6) and **tell Leo**. + +--- + +## 4. What's left — **Leo** + +- [ ] **Pre-order J14** (C2977286) into the JLC account: it's a "Pre-ordered" part; they won't place it otherwise. +- [ ] **Decide J10 (RJ45), P11 and P12:** fitted on this run? Today they're DNP on the PCB only. +- [ ] **Review the parts where the choice matters:** L20 Sunlord MWSA0804S-4R7MT (C17700167; check its pads fit the + SRU8028 footprint), L21 Murata LQG18HN68NJ00D (C162555, GNSS antenna choke), + C149/C150 2.2 µF 100 V (C153036), C151 Nichicon 100 µF 50 V (C116241), RS1 10 mΩ 1 W (C105362), + F2 0154002.DR (C206910). + +--- + +## 5. JLCPCB order settings (once it's GO) + +| Option | Value | +|---|---| +| Layers / thickness | 4 layers, 1.6 mm, stackup **JLC04161H-7628** | +| Finish | **ENIG** (required for the LGA modules U19 and U18) | +| Assembly | **Standard PCBA**, top side only | +| X-ray | Request on **U19** (A7670SA) and **U18** (ZED-F9P) | +| Pre-order | **J14 C2977286** before the order | +| Through-hole parts | H4, J9, J11, K1, P1–P10, SW1, SW2 (16): hand-soldering on 5 boards is reasonable | +| Files | BOM/CPL generated **from the PCB** (Fabrication Toolkit). Check rotations in JLC's preview: U19, U18, J14, SOT-23s | + +--- + +## 6. Git commands + +**Michelle** (HBox_PCB clone): + +```bash +git pull +# … work in KiCad, save … +git add hbox-watchdog-v6.kicad_pcb +git commit -m "v6 layout: U25/U20 regrouped, thermal vias, power widths, F2 holder" +git push +``` + +**Leo** (Drogheda project, after Michelle pushes): + +```bash +cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad && git pull helgen main +cd ~/Documents/Claude/Projects/Drogheda && git add 03-Architecture-Hardware/kicad && git commit -m "bump kicad" && git push +``` + +--- + +## 7. Change history for this audit (HBox_PCB) + +| Commit | What | +|---|---| +| `bb78cb8` · `0288bd0` | T14: J14 primary, U22 DNP, ERC errors fixed, J14 LCSC | +| `91d2049` · `8a49327` | T15: LCSC on 64 parts, JP out of BOM, SIM + U19/L22 on the PCB, dangling tracks, width warnings; library | +| `61652cc` | T16: holes 130 × 90 mm, MH5–MH8 | +| `d2db77f` · `03d83d1` | T17: fuse F2 → 0154002.DR holder | diff --git a/mkdocs.yml b/mkdocs.yml index 6f9a80c..da814d8 100644 --- a/mkdocs.yml +++ b/mkdocs.yml @@ -66,6 +66,12 @@ nav: - "4 · Prueba final antes de embarcar": procedimientos/v5-prueba-final-unidad.md - "Tablero de producción": tablero.html + - "🛠 Hardware v6 — fabricación": + - "Auditoría pre-fabricación (español)": hardware/v6-auditoria-prefab.md + - "Pre-fabrication audit (English)": hardware/v6-prefab-audit.md + - "Plan de cobre y colocación EMC (ES)": hardware/EinarBoard-v6_Plan-de-Cobre_ES.html + - "Copper plan & EMC placement (EN)": hardware/EinarBoard-v6_Copper-Plan_EN.html + - "🔩 Montaje y arneses": - "Pinout de arneses y conectores": montaje/pinout-arneses.md - "BOM dividido para ensamble": montaje/bom-split.md