--- title: "EinarBoard v6 — Próximos pasos para ordenar (29-sep-2026)" tags: [project-drogheda, hardware, hbox, v6, pcb, pedido, jlcpcb, proximos-pasos] project: Project Drogheda author: Helgen Technologies date: 2026-09-29 version: 1.0 status: SUPERADO el 16-oct-2026 por la auditoría de producción v6 y el plan de fines de semana audience: Leo, Michelle (layout), compras --- # EinarBoard v6 — Próximos pasos para ordenar (29-sep-2026) !!! warning "Designadores de antes del 22-oct (T43)" Este documento conserva los designadores que tenía la tarjeta en su fecha. Desde el 22-oct (T43) la V5.6, la V5.7 y la v6 traen otros, y varios nombres viejos ahora son otra pieza: en la v6, U6 es ahora el módem A7670SA (antes U19) y el LTC4040 es U17 (antes U6). Para leerlo contra la tarjeta de hoy, usa la [tabla viejo → nuevo](designadores-t43-22oct.md#8-tablas-viejo-nuevo); lo que ya no existía el 22-oct no está en la tabla. !!! warning "Superado el 16-oct-2026" El PCB ya se actualizó y se ruteó (`2612891`). Lo vigente: [**▶ Auditoría de producción v6 (16-oct)**](v6-auditoria-produccion-16oct.md) y [**▶ Plan de fines de semana**](v6-plan-fines-de-semana.md). Esta página queda como registro. !!! note "Cantidad (13-oct-2026)" El pedido de la v6 ya no son 5 prototipos: son **130 unidades** del pedido de 570 (113 V5.6 · 327 V5.7 · 130 v6) más todos los reemplazos futuros. El orden de los pasos no cambia; sí conviene un lote piloto antes de las 130. !!! warning "EinarBoard v6 (`hbox-watchdog-v6`): en diseño, no se pide" Diseño nuevo con ZED-F9P y módem A7670SA soldados a bordo. **No es la V5.6** que se manda a fabricar esta semana (`hbox-watchdog-v5`, zócalos para simpleRTK2B y 4G NTRIP Master). Los hallazgos marcados «Impacto en V5.6» ya se aplicaron a la V5.6 y están en su informe de cambios. Esta página es la versión corta: **qué falta, en qué orden, quién lo hace y cuánto tarda**. Las cifras de cada paso (anchos, distancias, número de vías, piezas) están en el [Plan de corrección y estado](v6-plan-correccion.md). !!! danger "Hoy todavía no se puede ordenar: el PCB no tiene ninguna corrección" - **Esquemático: listo y verificado** (`d58a89ba…e7b`, ERC 0 errores). Todos los puertos revisados de punta a punta. - **PCB: sin actualizar.** `hbox-watchdog-v6.kicad_pcb` sigue igual que el 28-sep a las 11:36 (`6ddec80d…`). No se ha hecho *Actualizar PCB desde esquemático* ni el layout de las correcciones. - Si se ordena así, la tarjeta sale con los 11 Blockers: rama de 24 V sin fusible, ignición a 0.22 mm de 5 V en capa interna (la geometría del corto del 23-jul), RS-232 imposible de soldar, cargador LTC4040 sin disipar, JP2 en Li-ion con paquete LFP, entre otros. Eso obliga a otra versión, que es justo lo que no queremos. - **Fecha realista de pedido: viernes 2-oct** si Michelle trabaja en esto desde hoy (jueves 1-oct si todo sale a la primera). Son estimaciones; el detalle está en la tabla de abajo. --- ## 1. Camino crítico | # | Paso | Quién | Tiempo estimado | Listo cuando | |---|---|---|---|---| | 1 | [Subir los cambios de v6 a git y publicar el sitio](#paso-1-leo-subir-a-git-y-publicar-hoy) | Leo | 15 min | Michelle hace `git pull` y ve el esquemático `d58a89ba…` | | 2 | [Pre-órdenes y compras](#paso-2-compras-hoy-en-paralelo) (en paralelo) | Leo / compras | 30 min hoy; las piezas pre-ordenadas suelen tardar unos días hábiles en quedar disponibles en JLC | THVD1410DR, TPS7A2033PDBVR y J14 en «Pre-ordered» de la cuenta | | 3 | [Actualizar el PCB y colocar las piezas nuevas](#paso-3-michelle-actualizar-el-pcb) | Michelle | 3–4 h | Paso 0 de su lista cerrado | | 4 | [Layout de las correcciones](#paso-4-michelle-layout-en-este-orden) | Michelle | 2–2.5 días | Lista L-1…L-67 cerrada | | 5 | [Rellenar zonas y DRC](#paso-5-michelle-drc-la-puerta-de-salida) | Michelle | 2–4 h | **0 errores de separación**, 0 sin conectar | | 6 | [Re-auditoría del PCB](#paso-6-claude-re-auditoria-del-pcb) | Claude | 1–2 h después del push | GO por escrito en este sitio | | 7 | [Archivos y pedido](#paso-7-leo-archivos-y-pedido) | Leo | 1 h | Pedido en JLC | El paso 1 bloquea todo lo demás: **sin él, Michelle no puede traer el esquemático corregido.** El paso 2 no depende de nadie y es lo que más tarda en llegar, así que conviene hacerlo hoy. --- ## Paso 1 — Leo: subir a git y publicar (hoy) Los cambios de v6 de la noche del 28-sep **no están en ningún commit**: el último commit de `HBox_PCB` es de la V5.6 (`b1e1677`), y el sitio se publicó antes de que existieran las páginas de v6. Los comandos, en este orden: ```bash # 1) Repo de KiCad (HBox_PCB): solo los archivos de v6 cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad git add hbox-watchdog-v6.kicad_sch hbox-watchdog-v6.kicad_pro hbox-watchdog-v6.kicad_dru \ Drogheda-v6.pretty/IND-SMD_MWSA0804S.kicad_mod Drogheda-v6.pretty/SO-8_L4.9-W3.9-P1.27-LS6.0-BL-EP.kicad_mod git commit -m "v6: correcciones de auditoría, puertos, revisión final y estrapes LFP (sch d58a89ba)" git push helgen main # 2) Sitio (hbox-docs) cd ../../hbox-docs git status git add -A && git commit -m "v6: próximos pasos, plan de corrección, cambios, puertos, revisión final, auditoría EN" git push # 3) Repo padre (Drogheda): fuentes, PDF del esquemático y los dos submódulos cd .. git add 03-Architecture-Hardware/2026-09-2*_Drogheda_EinarBoard-v6_*.md 03-Architecture-Hardware/pinmap-v6.md \ 03-Architecture-Hardware/hbox-watchdog-v6-schematic.pdf 03-Architecture-Hardware/2026-09-28_v6-audit-attachments \ 03-Architecture-Hardware/kicad hbox-docs git -c diff.ignoreSubmodules=none commit -m "v6: auditoría, correcciones de esquemático y próximos pasos (fuentes + gitlinks)" git push helgen main # 4) Publicar el sitio cd hbox-docs && ./scripts/deploy.sh ``` Después, avisar a Michelle con la liga a esta página. --- ## Paso 2 — Compras hoy, en paralelo - [ ] **Pre-órdenes en la cuenta de JLC** (categoría «Pre-ordered»; sin esto JLC no las coloca): **THVD1410DR (C2671345)**, **TPS7A2033PDBVR (C2862740)** y **J14 (C2977286)**. Si el pedido llega a ≳ 100 tarjetas: pre-ordenar también U18 (ZED-F9P) y U19 (A7670SA). - [ ] **Conectores hembra de P11/P12:** DEGSON **15EDGK-3.5-03P, 2 por tarjeta** (no van en el BOM de la tarjeta). - [ ] **Paquete de respaldo para las pruebas:** LFP-HT 26650 4P con NTC 10 k **B3380**, el mismo de V5.6. - [ ] **Cotizar el PCB** para tener costo y tiempo listos: 4 capas, 1.6 mm, **JLC04161H-7628 con control de impedancia**, **ENIG**, **cobre interno 1 oz**, rayos X en U18/U19, vías tapadas bajo U18/U19. - [ ] **Cantidad:** 20 prototipos (decisión D14 del plan). --- ## Paso 3 — Michelle: actualizar el PCB Detalle completo: [paso 0 de la lista de Michelle](v6-plan-correccion.md#5-lista-de-trabajo-de-michelle-layout). 1. `git pull` en `HBox_PCB`. Si KiCad tenía la v6 abierta, **cerrar sin guardar** antes del pull. 2. Abrir `hbox-watchdog-v6` y correr *Herramientas → Actualizar PCB desde esquemático* con **«Eliminar huellas sin símbolo»** marcado (así desaparecen D20 y D21) y reemplazando las huellas que cambiaron: U15 (SOIC-16 angosto), D28 (0402), Y3 (3225 de 4 pads), JP1 (Bridged), **JP2 (Bridged23, LFP)**, J10/P11/P12 (ya poblados), L2/L6/L8/L20 (`Drogheda-v6:IND-SMD_MWSA0804S`). 3. Colocar las **46 piezas nuevas** junto a su bloque. La lista con su lugar está en el [resumen de cambios](v6-cambios-resumen.md). 4. Revisar que queden **35 piezas DNP**, y que U25 ya no tenga el campo `LCSC Part` (refrescar su huella desde la librería). --- ## Paso 4 — Michelle: layout, en este orden Los números L-x son los de la [lista de trabajo](v6-plan-correccion.md#5-lista-de-trabajo-de-michelle-layout), donde está cada cifra. El orden va de lo que más riesgo tiene a lo que menos. | Orden | Bloque de la lista | Pasos | Por qué va en este lugar | Tiempo estimado | |---|---|---|---|---| | 1 | A · Reglas DRC y stackup | L-1…L-4 | Sin esto el DRC no ve los errores de 24 V | 0.5 h | | 2 | B · Entrada de 24 V e ignición | L-5…L-10, L-62 | Seguridad: fusible primero, rama sin fusible fuera, ignición lejos de 5 V (corto del 23-jul) | 2 h | | 3 | C · Cargador LTC4040 e inductores | L-11…L-19, L-53/L-63, **L-67** | Lección F5 (cargador caliente, carga lenta) y **JP2 en LFP** (si no, sobrecarga a 4.00 V) | 4 h | | 4 | D · Reguladores conmutados | L-20…L-23 | Lazos calientes y vías en los pads térmicos | 2 h | | 5 | E + F · Módem, RF y GNSS | L-30…L-36, L-54, L-55, L-65, L-33, L-64, L-34 | Líneas RF a 50 Ω, módem estable en batería, antena GNSS protegida | 4 h | | 6 | I · Tierras y vías | L-24…L-29, L-35 | Que el LTE no desensibilice al GNSS; disipación del módem y del F9P | 3 h | | 7 | G + H · Puertos, cristales y Ethernet | L-49…L-52, L-56, L-57, L-39, L-44, L-66, L-47 | **Todos los puertos funcionan** (RS-485, RS-232, Ethernet) | 3 h | | 8 | J · Conectores y barrenos | L-40…L-43, L-58 | Que entre en la placa base de la V5.5 (MH4 y abrazadera) y los USB | 2 h | | 9 | K · Serigrafía | L-46, L-59 | Legible para ensamble y campo | 1.5 h | | 10 | L · Cierre | L-47, L-60, L-61 | Atributos de huella y fiduciales | 1 h | **Total estimado: 23 h de layout**, más el DRC del paso 5. !!! tip "Cómo acelerar sin saltarse nada" - **Subir avances a git** después de los bloques B y C (y después de E + F). Claude revisa cada avance mientras Michelle sigue con el siguiente bloque. Así los errores salen el mismo día y la re-auditoría final es corta. - **No repartir el mismo archivo `.kicad_pcb` entre dos personas.** KiCad no combina bien dos ediciones del PCB. - Dejar la serigrafía (bloque K) para el final: es lo único que se puede hacer rápido. --- ## Paso 5 — Michelle: DRC, la puerta de salida - [ ] Rellenar **todas** las zonas. - [ ] DRC con las reglas nuevas (ya están en `.kicad_dru`): **0 errores de separación**, **0 sin conectar**. - [ ] Cerrar la aceptación completa de **L-48** (en la lista de Michelle). - [ ] `git push` del PCB. --- ## Paso 6 — Claude: re-auditoría del PCB Con el PCB subido, Claude revisa (1–2 h): - esquemático ↔ PCB sincronizados: 46 piezas nuevas colocadas, 28 DNP, huellas correctas; - las medidas de cada Blocker: ignición y 24 V a ≥ 0.5 mm en capas internas, `/SW_BAT` ≥ 2 mm, 9 vías en el pad de U6, vías bajo U18/U19, impedancia de las líneas RF, MH4 en su lugar, **JP2 puenteado 2-3**, U25 sin `LCSC Part`; - DRC propio con las reglas nuevas. El resultado se publica aquí como **GO / NO-GO** con la lista de lo que falte. --- ## Paso 7 — Leo: archivos y pedido - [ ] BOM y CPL con **Fabrication Toolkit**. Revisar que la línea de U25 diga **C524806 (TPS54360B)**, y que TP1–TP12 y JP1–JP6 no aparezcan. - [ ] Opciones del PCB como en la cotización del paso 2 (stackup con control de impedancia, ENIG, 1 oz interno, rayos X, vías tapadas). - [ ] Revisar rotaciones en la vista previa de JLC y el stock en el carrito. - [ ] Ordenar **20 prototipos**. --- ## Lo que NO detiene el pedido - **Firmware 0.7.x (`board_v6.h`):** hace falta para probar las tarjetas, no para ordenarlas. Se puede empezar hoy con la [sección 6 del plan](v6-plan-correccion.md) y el [mapa de pines](v6-pinmap.md). - **Lo aceptado permanentemente** (20 puntos, sección 9 del plan): ya está decidido y documentado. ## Ligas - [Plan de corrección y estado](v6-plan-correccion.md): decisiones, estado por hallazgo, puertos, lista completa de Michelle con cifras, lista de liberación (GO). - [Cambios de esquemático: resumen de las 4 pasadas](v6-cambios-resumen.md): qué cambió y dónde van las piezas nuevas. - [Mapa de pines MCU v6](v6-pinmap.md) · [Auditoría completa](v6-auditoria-completa.md) ([inglés](v6-full-audit.md)).