---
title: "v6: revisión del trabajo del fin de semana (bloques A–E del plan) — 26-oct-2026"
tags: [project-drogheda, hardware, hbox, einarboard, v6, layout, revision, kelvin]
project: Project Drogheda
author: Helgen Technologies (revisión: Claude; decide: Leo)
date: 2026-10-26
version: 1.0
status: "REVISADO — HBox_PCB 9a6f250 (Michelle, 26-oct). Avance real en el bloque B, una regresión (toma VIN de R80 sin Kelvin y /VEH5V por In2) y los bloques C, D y E sin empezar."
audience: Leo (D-26-1, D-22-4), Michelle (layout de la v6)
---

# v6: revisión del fin de semana · 26-oct-2026

**Pregunta (Leo, 26-oct, 22:09):** «revisa la v6 y dime si todo está bien; ya bajé lo último de Michelle».
Se revisaron los dos commits de Michelle del lunes 26 (`9be7362` y `9a6f250`, solo el `.kicad_pcb`) contra el
[plan de fines de semana, rev. 1.7](v6-plan-fines-de-semana.md) (§3 y §4) y contra el estado anterior (`bd27501`, T44).

!!! warning "Respuesta corta: todavía no. Hay avance real, una regresión y la mayor parte del plan sigue abierta"
    - **Bien:** DRC con **0 errores** (se fueron los 11 encimes de courtyard), 0 sin conectar, paridad limpia; el esquemático, las clases de red y las reglas no cambiaron. En el bloque B, Q7 ya está junto a R80 y U17, `/VIN_SW` salió de In2, la toma CLN de R80 quedó Kelvin, `/IGATE` casi salió de In1 y el EP de U17 tiene sus 9 vías. Además, 146 vías de GND nuevas.
    - **Regresión:** `/VEH5V` de L5 a R80 ahora da la vuelta por C76 y 8 mm de In2 (≈ 31 mΩ, antes 15), y **la toma VIN del LTC4040 (U17.6) ya no es Kelvin**: se une al camino de potencia en la vía de (180.1, 103.2), a ≈ 1.4 mm de R80.1. El límite de corriente de entrada queda ≈ 10 % corrido: el mismo tipo de defecto que tuvo la V5.5.
    - **Falta:** la mitad del bloque B, el resto del bloque A (R112) y los bloques C, D y E completos.
    - **Calendario:** con esto, el pedido del piloto del lunes 2-nov (G1) está en riesgo. Propuesta para Leo: **D-26-1** (§4).

## 1. Qué cambió

- 68 piezas movidas; las de más: Q7 12 mm (ahora a 90° en (175.09, 102.78)), JP2 11.4 mm, C76 8.8 mm, D20 8.8 mm, JP4 6.2 mm, D18/D19 3.3 mm, R87 2.4 mm, TP12 1.8 mm, J8/D8/R9/C5/C19 1.3 mm, C77–C80 1.2 mm, R112 1.2 mm.
- Vías: 293 → 443 (**+146 de GND**, +2 `/PFO`, +2 `/SW_FAN`, +1 `/VEH5V`, +1 `/BAT_PLUS`, −2 `/VIN_SW`).
- DRC (KiCad 10.0.4, copia del proyecto con relleno, paridad y todas las pistas): errores 11 → **0**, sin conectar 0, paridad 0; avisos 256 → 327. Los avisos de tamaño de texto pasan de 13 a 59: Michelle dejó **47 designadores** a mano en 0.5 mm. No hay que corregirlos uno por uno: T44 los regresa a 0.8 mm al cierre del layout.

## 2. Contra el plan (§3 y §4), antes → ahora

Distancias de orilla a orilla de pad; resistencias estimadas del camino de cobre (1 oz por fuera, 0.5 oz por dentro).

| Punto del plan | Meta | Antes (`bd27501`) | Ahora (`9a6f250`) | |
|---|---|---|---|---|
| A5 R112 ↔ J19.3 | ≤ 3 mm | 4.79 | 4.72 | ✗ |
| A6 `/24V` en capas internas | nada | — | — | ✓ |
| A3 vías EP U22 · GND junto al ánodo de D32 | 6 · ≥ 4 | 6 · 4 | 6 · 4 | ✓ |
| B1 `/VEH5V` L5.2 → R80.1 | F.Cu ≥ 2 mm, nada en In | F.Cu 39 mm a 1.0 mm, 15 mΩ | F.Cu 52 mm a 1.0 mm **+ 8 mm de In2**, 2 vías, **31 mΩ** | ✗ peor |
| B2 Q7 ↔ R80 · Q7 ↔ U17 | ≤ 5 mm | 10.6 · 15.5 | **0.8 · 4.4** | ✓ |
| B2 `/VIN_SW` R80.2 → Q7 | F.Cu ≥ 2 mm, In2 0 | 22 mm por In2, 32 mΩ | F.Cu 7 mm a 1.0 mm, **3.5 mΩ** | 🟡 (falta el ancho) |
| B3 Kelvin de R80: VIN (U17.6) | toma propia desde el pad | Kelvin | **se une a la potencia a 1.4 mm del pad** | ✗ regresión |
| B3 Kelvin de R80: CLN (U17.7) | toma propia desde el pad | por la vía junto al pad (no Kelvin) | **Kelvin** | ✓ |
| B4 `/MAIN5V` Q7 → U17 | polígono ≥ 2 mm | 23 mΩ, 0.5 mm | 12 mΩ, 0.5 mm; 39 mm en In1 y 22 mm en In2 en el resto de la red | ✗ |
| B4 C79 · C80 · C77 · C78 · C81 ↔ U17.1/24 | ≤ 2 mm | 5.1 · 5.2 · 8.1 · 5.9 · 3.2 | 5.2 · 5.7 · 7.2 · 5.4 · 3.2 | ✗ |
| B5 `/IGATE` | F.Cu ≤ 8 mm, In1 0 | 35 mm en In1 | 6.3 mm en In1, 5.9 en F.Cu | 🟡 |
| B6 R85 · R86 ↔ U17.18 | ≤ 3 mm | 6.0 · 6.0 | 5.9 · 6.0 | ✗ |
| B6 `/VFB_BST` en In1 | nada | 7.4 mm | 7.5 mm | ✗ |
| B-1 L4.1 ↔ U17.21/22 | ≤ 5 mm | 6.2 | 6.2 | ✗ |
| B-1 `/SW_BAT` | polígono F.Cu ≥ 2 mm | pistas, cuello 0.3 mm | pistas, cuello 0.5 mm (4.7 mΩ) | ✗ |
| B-2 `/BAT_PLUS` L4.2 → J12.1 | F.Cu ≥ 1.5 mm | 0.5 mm, 15 mΩ | 1.0 mm, 7.4 mΩ | 🟡 |
| B-3 vías EP U17 | 9 | 1 | **9** | ✓ |
| B-4 capas internas a ≤ 5 mm de U17 y L4 | nada | 8 redes | 7 redes (`/CHRG_*`, `/VFB_BST` 26 mm, `/IGATE`, `/F1_SEL`, `/VEH5V` nueva en In2) | ✗ |
| 3.5 Avisos de ancho en las redes de potencia del bloque B | ninguno | — | `/MAIN5V` 14 · `/VEH5V` 13 · `/BAT_PLUS` 6 · `/SW_BAT` 4 · `/VIN_SW` 3 | ✗ |
| C1 RF del módem `/RF_LTE` | solo F.Cu, 0 vías | 22 mm en In1, 2 vías | 20 mm en In1, 2 vías | ✗ sin empezar |
| C2 vías EP U4 · C44/C34/C52 ↔ U4.2 | 6 · ≤ 3 mm | 0 · 4.8/4.6/5.8 | 0 · 4.8/4.6/5.8 | ✗ sin empezar |
| C3 R28 · R27 ↔ U4.5 | ≤ 2 mm | 4.3 · 3.2 | 4.3 · 3.2 | ✗ |
| C4 `/VBAT_MODEM` · C13 ↔ U6.55–57 · C4 ↔ L1.2 | F.Cu ≥ 3 mm · ≤ 5 · ≤ 3 | 0.3 mm, 6 mm en In1 · 6.6 · 4.3 | igual | ✗ |
| C5 TP5 ↔ TP6 | 2.54 mm | 9.1 | 8.8 | ✗ |
| D1 C70 ↔ U25.1 | ≤ 2 mm | 26.4 | 26.4 | ✗ sin empezar |
| D4 `/SW_IN` · `/SW_5V` en In1 | nada | 130 · 9.7 mm | 131 · 9.7 mm | ✗ |
| D5 TP9 ↔ U18.49 | cerca | 35.6 | 35.6 | ✗ |
| E U7: D12 ↔ U7.1 · L2 ↔ U7 · vías EP | ≤ 2 · ≤ 5 · 6 | 11.6 · 10.3 · 0 | igual | ✗ sin empezar |

## 3. La regresión: la toma VIN de R80

El LTC4040 mide la corriente de entrada entre **VIN** (U17.6) y **CLN** (U17.7), a los dos lados de R80 (10 mΩ).
Cada toma tiene que salir de **su** pad de R80 y no tocar ningún otro cobre de su red hasta el chip.

- **Antes:** la potencia llegaba a R80.1 por F.Cu y la toma VIN salía del pad, por C86/C87, hasta U17.6. ✓
- **Ahora:** la potencia de L5 llega por In2 a la vía de **(180.1, 103.2)** y de ahí a R80.1. La toma VIN de U17.6 se une a ese mismo tramo en la vía, a ≈ 1.4 mm del pad. El chip suma la caída de ese tramo a la de R80: lee ≈ 10 % de más y limita a ≈ 2.3 A en lugar de 2.5 A. Además, toda la corriente de entrada (hasta 2.5 A) pasa por 8 mm de In2 de 1.0 mm (0.5 oz).
- **Arreglo:** `/VEH5V` de L5.2 a R80.1 directo por F.Cu de ≥ 2 mm (§3.2 punto 1 del plan), sin In2 ni C76 en medio, y la toma VIN como pista propia de 0.25–0.3 mm que salga de R80.1 **por el lado de adentro** y pase por C86/C87 hasta U17.6. Después, correr de nuevo la prueba de Kelvin.
- **CLN ya quedó bien:** antes pasaba por la vía junto al pad 2 y ahora sale del pad.

## 4. Qué sigue

**Para Michelle, en este orden:**

1. **El regreso de `/VEH5V` + toma VIN** (§3). Es lo primero, porque afecta el límite de corriente.
2. **Resto del bloque B:**
    - `/MAIN5V` de Q7.5–8 a U17.1/24 como polígono de ≥ 2 mm, fuera de In1 e In2.
    - C77–C81 a ≤ 2 mm de U17.1/24.
    - R85/R86 a ≤ 3 mm de U17.18, y `/VFB_BST` e `/IGATE` fuera de In1.
    - L4 a ≤ 5 mm de U17.21/22.
    - `/SW_BAT` como polígono de ≥ 2 mm y `/BAT_PLUS` de ≥ 1.5 mm.
    - Sacar de las capas internas, bajo U17 y L4, `/CHRG_*`, `/F1_SEL` y `/VEH5V`.
3. **Bloque A:** R112 a ≤ 3 mm de J19.3.
4. **Bloques C, D y E** (§4 del plan), sin cambios.
5. **Limpieza:**
    - Vías sueltas: `/24V` en (138.56, 107.74) y (138.56, 94.99); `/BAT_PLUS` en (193.6, 103.09).
    - Pistas sueltas: `/3V3` en (60.97, 129.62), `/GNSS_RTK_STAT` en (72.6, 136.7) y `/PFI` en (185.34, 112.87).
6. **Reglas del plan que hay que seguir:**
    - Commit con la letra del bloque al terminar cada bloque.
    - No acomodar designadores a mano: al cierre corren T43 y T44.

**D-26-1 (decide Leo): cómo llegar a G1 (pedido del piloto, lunes 2-nov).**

- **(a) Recomendada.** Claude hace por script (T45) lo mecánico: el regreso de `/VEH5V` con la toma Kelvin, la RF LTE en F.Cu con su cerca de vías, las vías de los EP de U4 y U7, y la limpieza. Se prueba en una copia y se aplica cuando Michelle no tenga abierta la v6. Michelle termina el bloque B (colocación y polígonos) y sigue con C, D y E.
- **(b)** Mover G1 una semana (lunes 9-nov), con el mismo reparto del plan.

**D-22-4 sigue abierta (Leo):** D18–D20 se movieron, pero siguen del lado del módem (`/SIM_*`).

## 5. Cómo se revisó

- Archivos: `kicad/_to_delete/audit-20261026/` (copias de `a08e49a`, `bd27501`, `9be7362` y `9a6f250`; DRC en `drc-v6-now/`).
- DRC: `tools/t44_drc.py` sobre una copia del proyecto.
- Medidas: `pcbaudit.py` (cobre, distancias, vías en los EP).
- Prueba de Kelvin: en la red de cada toma, ¿alguna rama con carga se une al camino R80 → U17 fuera del pad?
- Resistencias: camino de menor resistencia por la red, con 0.49 mΩ/cuadro por fuera y 0.98 mΩ/cuadro por dentro, y 1 mΩ por vía.