---
title: HBOX v6 — Auditoría pre-fabricación y lista de trabajo
tags: [project-drogheda, hardware, hbox, v6, pcb, auditoria, jlcpcb]
project: Project Drogheda
author: Helgen Technologies
date: 2026-09-25
version: 1.0
status: ACTIVO — NO se ordena hasta cerrar la sección 3
audience: Michelle (layout), Leo
---

# HBOX v6 — Auditoría pre-fabricación

**Tarjeta:** `hbox-watchdog-v6` (repo **HBox_PCB**) · **Pedido previsto:** 5 prototipos en JLCPCB
(PCB + ensamble) · **Fecha:** 25-sep-2026 · [English version](v6-prefab-audit.md)

!!! danger "Veredicto: TODAVÍA NO se ordena"
    Lo que dependía de esquemático, BOM y atributos **ya está resuelto** (sección 2).
    Faltan **trabajos de layout** (sección 3, Michelle) y **tres decisiones/compras** (sección 4, Leo).
    Cuando Michelle suba su trabajo, Claude repite la auditoría completa y da el **GO** final.

**Estado hoy:** DRC **0 errores**, 0 sin conectar, 0 pistas colgando · ERC **0 errores** ·
BOM: todas las piezas pobladas tienen número LCSC verificado.

---

## 1. ¿Por qué "DRC 0" no basta?

El DRC solo compara la geometría contra las reglas de separación del propio archivo. **No ve**:

- un regulador conmutado con su diodo a 18 mm (debe estar a ≤ 4 mm),
- una pista de 0.25 mm llevando 2.5 A,
- una pieza sin número LCSC (JLC simplemente **no la coloca**),
- un chip de potencia **sin vías** bajo su pad térmico.

Eso es lo que revisó esta auditoría.

---

## 2. Lo que YA quedó resuelto (no hay que hacer nada)

| # | Qué | Detalle |
|---|---|---|
| ✅ | **SIM: el porta-SIM físico es ahora el principal** | Telcel no dará la MFF2. **J14** (nano-SIM JAE, LCSC C2977286) + R131–R134 **se montan**; U22 (MFF2) + R127–R130 quedan **sin montar (DNP)**. La huella de la MFF2 se queda en la tarjeta como opción futura. |
| ✅ | **U19 (módem) y L22** marcados SMD | Estaban como "through-hole" y JLC los habría dejado fuera de la línea SMT. Corregido también en la librería. |
| ✅ | **64 piezas sin número LCSC** | Todas con número verificado en la base de JLC (Basic cuando se pudo). JP1–JP5 (puentes de soldadura) fuera del BOM. |
| ✅ | **Fusible de entrada F2** | Ahora es **fusible en porta-fusible**: Littelfuse **0154002.DR** (C206910), bloque SMD 9.7 × 5 mm con fusible NANO2 de 2 A / 125 V. En campo se **saca y se cambia el fusible sin soldar**. *(Falta cambiar la huella en el PCB → tarea M2.)* |
| ✅ | **Barrenos de montaje** | Los 4 en un rectángulo exacto de **130.0 × 90.0 mm**, a 5 mm de cada orilla; nombres únicos MH5–MH8. |
| ✅ | Limpieza | 6 tramos de pista colgando borrados; copias "respaldo" fuera de git; reglas de ancho de potencia en el DRC. |

---

## 3. Lo que falta — lista de trabajo de **Michelle**

!!! warning "Antes de empezar — tres reglas"
    1. **Primero `git pull`.** Claude cambió el `.kicad_pcb` hoy (atributos, LCSC, barrenos, fusible).
       Si trabajas sobre una copia vieja y la guardas, se pierde todo eso.
    2. **NO usar "Actualizar PCB desde esquemático"** hasta que Leo decida J10/P11/P12 (sección 4):
       los volvería a poner como montados.
    3. Si KiCad avisa que el archivo **cambió en disco**, elegir **Recargar**. Nunca guardar encima una copia vieja.

Orden recomendado (de mayor a menor impacto):

### M1 · Traer los cambios

- [ ] `git pull` en HBox_PCB (ver sección 6).

### M2 · Cambiar la huella de F2 (fusible)

- [ ] En el PCB: clic derecho en **F2** → *Change Footprint…* → `Fuse:Fuseholder_Littelfuse_Nano2_154x`.
- [ ] El bloque mide **9.7 × 5 mm** (antes 4.5 × 3.2). Acomodarlo cerca de donde está (159.5, 127),
      entre **P1** (entrada 24 V) y **Q23**. Pistas **/24V_IN** y **/VIN_FUSED** de **≥ 1.5 mm**.
- [ ] Dejar **acceso con pinzas** al fusible (se saca hacia arriba): nada alto a menos de 2 mm de sus lados largos.

### M3 · Rehacer el grupo del regulador U25 (24 V → 5 V) — **la más importante**

**Problema:** U25 (TPS54360B) está 15 mm al norte de sus piezas de potencia:

| Medida | Hoy | Objetivo |
|---|---|---|
| Diodo **D34** (cátodo) → pin 8 (SW) de U25 | **18.2 mm** | **≤ 4 mm** |
| Capacitores de entrada **C149/C150** → pin 2 (VIN) | 5–8 mm | **≤ 3 mm** |
| Inductor **L22** (pad 1) → pin 8 | **25.9 mm** | ≤ 12 mm (L22 es grande; se acepta) |
| Cobre del nodo SW (pin 8 → D34 → L22) | pista 0.5 mm | **polígono ≥ 2 mm**, lo más corto posible |
| Vías GND bajo el pad térmico de U25 | **0** | **≥ 6** (a In1 e In2) |
| R120–R123, C155, C156 (compensación/FB/RT) | cerca | ≤ 5 mm de los pines 3–6, **lejos de SW** |

<figure markdown>
![Orden correcto del grupo U25](img/u25-lazo-caliente.svg){ width="100%" }
</figure>

**Idea clave:** junto a U25 ya no hay lugar (el cargador U6 y sus piezas ocupan el noreste).
Entonces **U25 baja a donde están sus piezas grandes**, en vez de subir las piezas grandes.

Pasos:

- [ ] **Paso 1 — Sacar C151** (electrolítico 100 µF, hoy en 173.75, 123.9). Es solo reserva de
      energía: funciona igual a 10–20 mm. Sugerencia: rotado 90°, centrado en ≈ **(169.5, 112)**,
      el hueco que deja U25. Sigue conectado a **/VIN_PROT**.
- [ ] **Paso 2 — Poner U25 donde estaba C151**, centro aprox. **(175.5, 124.5)**, girado para que:
      el **pin 8 (SW)** quede en la esquina **más cercana al cátodo de D34** (el pad sur de D34, en 182.5, 126.65),
      y el **pin 2 (VIN)** mire al **oeste**.
- [ ] **Paso 3 — C149 y C150 pegados al pin 2 (VIN)**, a ≤ 3 mm, con su lado GND hacia el pad
      térmico de U25. Este es el lazo que radia: **entrada → U25 → D34 → GND → entrada**. Chiquito.
- [ ] **Paso 4 — D34 se queda** donde está (182.5, 123.25). Su **ánodo (GND)** va a la misma isla de
      GND que C149/C150 y el pad de U25.
- [ ] **Paso 5 — L22 se queda.** Unir pin 8 → cátodo de D34 → pad 1 de L22 (193.5, 126.9) con **un
      polígono de ≥ 2 mm**. No más ancho de lo necesario (es la parte que "grita").
- [ ] **Paso 6 — Piezas chicas junto con U25:** C152 (BOOT) entre pin 1 y pin 8; R120, R121, R122, R123,
      C155, C156 del lado de los pines 3–6 (**lado silencioso**). El divisor FB (R121/R122) toma el 5 V
      **en los capacitores de salida** C153/C154, no en el pad del inductor.
- [ ] **Paso 7 — Tierra:** una sola isla de GND en F.Cu bajo todo el grupo, **≥ 6 vías bajo el pad
      térmico de U25** y 2–3 vías junto al GND de cada capacitor y del ánodo de D34.
- [ ] **Paso 8 — /VIN_PROT** desde Q23 hasta C149/C150: **≥ 1.5 mm** (o polígono).

!!! tip "Referencia"
    Es el mismo acomodo que el diseño de referencia de TI para el TPS54360 y que la
    [Guía de cobre y colocación EMC v6, §2](EinarBoard-v6_Plan-de-Cobre_ES.html).

### M4 · Mismo arreglo, más chico, en el regulador del módem U20

| Medida | Hoy | Objetivo |
|---|---|---|
| L20 (pad SW) → pin 8 (SW) de U20 | 7.6 mm, pista de **23 mm** a 0.25 mm | **≤ 3 mm**, pista corta **≥ 1 mm** |
| C127 (10 µF) → pin 2 (VIN) de U20 | 5.4 mm | **≤ 3 mm** |
| Vías GND bajo el pad de U20 | 0 | **≥ 4** |

- [ ] Acercar **L20** al pin 8 de U20 y rutear **/SW_MODEM** directo y ancho.
- [ ] Acercar **C127** al pin 2. (C128 ya está bien, a 2 mm.)
- [ ] Vías bajo el pad térmico de U20.

### M5 · Vías bajo los otros chips de potencia

- [ ] **U6** (LTC4040, cargador de batería), **U2** y **U12** (MP1584): hoy **0 vías** bajo su pad
      térmico. Poner **≥ 4** en cada uno (el pad térmico también es su tierra y su disipador).

### M6 · Ensanchar las pistas de potencia

Usa esta tabla (la lista de avisos del DRC está incompleta: no marca SW_BAT ni las del módem).

| Prioridad | Red | Hoy | Objetivo | Por qué |
|---|---|---|---|---|
| 1 | **/SW_BAT** | 0.25 mm, 12 mm | **≥ 1.0 mm** o polígono | ~2.5 A de batería. Ya se marcó crítica en la v5.5 (0.3 mm); en v6 está más delgada. |
| 2 | **/VEH5V** | cuello 0.25 + 0.5 mm, ~110 mm | **≥ 1.0 mm** | Salida de U25, hasta ~3 A |
| 3 | **/MAIN5V**, **/SYS5V** | 0.25–0.5 mm, 100–150 mm c/u | **≥ 1.0 mm** en el tronco | 5 V principal de toda la tarjeta |
| 4 | **/BAT_PLUS** | 0.25–0.5 mm, 118 mm | **≥ 1.0 mm** | Corriente de batería |
| 5 | **/SW_MODEM** | 0.25 mm, 23 mm | ≥ 1.0 mm **y corta** | Se resuelve con M4 |
| 6 | **/VBAT_MODEM** | cuello 0.25 (1 mm), 0.5 (11 mm) | **≥ 1.0 mm** | Picos de 2 A al transmitir |
| 7 | /VIN_MODEM, /SW_IN, /VIN_SW | 0.25–0.5 mm | ≥ 0.8 mm | Entradas de reguladores |
| — | /VIN_PROT, /SW_PWRIN | 0.5 mm | — | Se resuelven con M3 |
| No | /3V3_ETH, /5V_FAN, /SW_FAN, /FAN_RET | 0.25–0.5 mm | dejar | Menos de 0.3 A |

- [ ] Prioridades 1 a 7.

### M7 · Cerrar

- [ ] **Rellenar zonas** (tecla **B**) — los barrenos se movieron y el relleno es viejo.
- [ ] **DRC → 0 errores.** (Los avisos amarillos de ancho de pista que queden en redes "No" de la tabla están bien.)
- [ ] Revisar en el visor 3D que **J14** (porta-SIM) tenga el frente libre: la tarjeta entra por un
      extremo corto; confirmar cuál en el dibujo de JAE y dejar ~6 mm libres enfrente.
- [ ] `git add` + `commit` + `push` (sección 6) y **avisar a Leo**.

---

## 4. Lo que falta — **Leo**

- [ ] **Pre-ordenar J14** (C2977286) en la cuenta de JLC: es parte "Pre-ordered", sin eso no la colocan.
- [ ] **Decidir J10 (RJ45), P11 y P12:** ¿se montan en esta corrida? Hoy están DNP solo en el PCB.
- [ ] **Revisar las piezas donde la elección importa:** L20 Sunlord MWSA0804S-4R7MT (C17700167; checar que sus pads
      entren en la huella SRU8028), L21 Murata LQG18HN68NJ00D (C162555, choke de la antena GNSS),
      C149/C150 2.2 µF 100 V (C153036), C151 Nichicon 100 µF 50 V (C116241), RS1 10 mΩ 1 W (C105362),
      F2 0154002.DR (C206910).

---

## 5. Parámetros del pedido en JLCPCB (cuando haya GO)

| Opción | Valor |
|---|---|
| Capas / espesor | 4 capas, 1.6 mm, stackup **JLC04161H-7628** |
| Acabado | **ENIG** (obligatorio por los módulos LGA U19 y U18) |
| Ensamble | **Standard PCBA**, solo lado superior |
| Rayos X | Pedir en **U19** (A7670SA) y **U18** (ZED-F9P) |
| Pre-orden | **J14 C2977286** antes del pedido |
| Piezas through-hole | H4, J9, J11, K1, P1–P10, SW1, SW2 (16): soldar a mano en 5 piezas es razonable |
| Archivos | BOM/CPL generados **del PCB** (Fabrication Toolkit). Revisar rotaciones en la vista previa de JLC: U19, U18, J14, SOT-23 |

---

## 6. Comandos de git

**Michelle** (clon de HBox_PCB):

```bash
git pull
# … trabajo en KiCad, guardar …
git add hbox-watchdog-v6.kicad_pcb
git commit -m "v6 layout: U25/U20 regrouped, thermal vias, power widths, F2 holder"
git push
```

**Leo** (proyecto Drogheda, después de que Michelle suba):

```bash
cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad && git pull helgen main
cd ~/Documents/Claude/Projects/Drogheda && git add 03-Architecture-Hardware/kicad && git commit -m "bump kicad" && git push
```

---

## 7. Historial de cambios de esta auditoría (HBox_PCB)

| Commit | Qué |
|---|---|
| `bb78cb8` · `0288bd0` | T14: J14 principal, U22 DNP, errores ERC corregidos, LCSC de J14 |
| `91d2049` · `8a49327` | T15: LCSC en 64 piezas, JP fuera del BOM, SIM + U19/L22 en el PCB, pistas colgando, avisos de ancho; librería |
| `61652cc` | T16: barrenos 130 × 90 mm, MH5–MH8 |
| `d2db77f` · `03d83d1` | T17: fusible F2 → porta-fusible 0154002.DR |