---
title: "Instrucciones para Michelle — V5.6 y V5.7, pasada 3 (16-oct-2026)"
tags: [project-drogheda, hardware, hbox, einarboard, v5.6, v5.7, layout, pcb, michelle, barrenos]
project: Project Drogheda
author: Helgen Technologies
date: 2026-10-16
version: 1.2
status: ACTIVO — rev. C (16-oct, 14:00): MH11 se quita; pasos 1 y 2 con el script T27 · sustituye a la pasada 2 de V5.6 (13-oct) y a la guía de colocación y ruteo de V5.7 (14-oct)
audience: Michelle (layout), Leo
---

# Instrucciones para Michelle — V5.6 y V5.7, pasada 3: barrenos, sensado de RS1 y lo que falta · 16-oct-2026

Base: **V5.6** = `hbox-watchdog-v5.kicad_pcb`, tu commit `5a93232`; **V5.7** = `hbox-watchdog-v57.kicad_pcb`, commit `a7c0116`. El porqué y los números de cada punto están en la [auditoría de producción del 16-oct](auditoria-produccion-16oct.md). Lo que quedó pendiente de la [pasada 2](v56-layout-pasada-2.md) y de la [guía de V5.7 del 14-oct](v57-colocacion-ruteo.md) está aquí; ya no hace falta abrir esas dos.

**Orden: V5.6 completa → commit y push → V5.7.** La V5.7 repite casi todo lo de la V5.6 con las mismas coordenadas, más su fuente.

Reglas de siempre:

- **In1 (plano GND) e In2 (plano 3V3) son de 0.5 oz: ahí no va corriente.** Las redes de potencia van en F.Cu o B.Cu.
- Las coordenadas (x, y) en mm son para que ubiques rápido; manda el designator y el pin.
- Cada cambio de capa en una red de potencia: **2–3 vías 0.6/0.3 (o 0.8/0.3)**, nunca una sola.
- No mover U6, U16, U26, MOD1, J7/J8 ni la fila de conectores; no tocar la pasta del EP de U6; no poner piezas en la cara inferior (pistas en B.Cu sí).
- No cambiar valores ni huellas: eso es del esquemático y lo hace Leo. Excepción: lo que Leo apruebe en el punto A12.

!!! success "Estado al 16-oct, 14:00 — rev. C"
    - **Barrenos: hechos en las dos** (Leo, commits `15aad72` y `ff5a8ed`). **Decisión de Leo: MH11 se quita de las dos** (V5.6 y V5.7 no llevan la abrazadera de la V5.5).
    - **Pasos 1 y 2 van por script (T27, Leo, 15 min):** quita MH11, aparta `/CHRG_STAT` de MH10 en la V5.6 y deja el **sensado Kelvin de RS1** en las dos (RS1 girado 180°). Probado en copias con DRC: 0 infracciones nuevas, 0 sin conectar. Michelle: **no rehagas A1, A2, B1 ni la parte de A2 en B4**; solo revisa que se vean como en la figura de A2.
    - **Lo demás sigue pendiente:** A3–A13 en V5.6 y B2, B3, B4 (sin A2) y B5 en V5.7.

**Los 7 pasos, y qué puntos de esta guía cubre cada uno:**

| Paso | Qué | Quién | Puntos |
|---|---|---|---|
| 1 | Barrenos: MH11 fuera, `/CHRG_STAT` lejos de MH10 | Leo (script T27) | A1, B1 |
| 2 | Sensado Kelvin de RS1 | Leo (script T27) | A2, B4 (A2) |
| 3 | V5.7: la corriente fuera de In1/In2 (lo que la pasada 2 corrigió en V5.6) | Michelle | B2 |
| 4 | V5.7: fuente U25 (vías del EP, FB, lazo de entrada, nodo SW) | Michelle | B3 |
| 5 | Robustez en las dos: `/BAT_PLUS` en In2, vías de `/MAIN5V`, `/3V3_MODEM`, L7 junto a U7, vías del EP de U7, vías de 0.1 mm, `/VEH5V` de P2 | Michelle | A3–A9, B4 |
| 6 | Limpieza y datos: cobre suelto, cajetín y stackup, BOM; puertos solo si Leo los aprueba | Michelle + Leo | A10–A12, B2 (serigrafía, vía), B4 |
| 7 | Cierre: DRC, re-auditoría, Gerber/BOM/CPL, pilotos | Michelle → Claude → Leo | A13, B5 |

## 0. Antes de empezar (Leo, 15 min)

### 0.1 Pasos 1 y 2 con el script T27 — ahora

Con **KiCad cerrado** (PCB y esquemático de las dos tarjetas):

```bash
cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad
git pull --ff-only
# prueba en seco: no escribe nada, solo dice lo que haría
python3 tools/t27_paso1_2_mh11_rs1_kelvin.py hbox-watchdog-v5.kicad_pcb
python3 tools/t27_paso1_2_mh11_rs1_kelvin.py hbox-watchdog-v57.kicad_pcb
# aplicar (deja un respaldo .T27bak junto a cada archivo)
python3 tools/t27_paso1_2_mh11_rs1_kelvin.py hbox-watchdog-v5.kicad_pcb --apply
python3 tools/t27_paso1_2_mh11_rs1_kelvin.py hbox-watchdog-v57.kicad_pcb --apply
```

Lo que debe decir:

| V5.6 (`hbox-watchdog-v5`) | V5.7 (`hbox-watchdog-v57`) |
|---|---|
| `paso 1: MH11 eliminado` | `paso 1: MH11 eliminado` |
| `paso 1: /CHRG_STAT (In2) apartado de MH10 (V5.6): 3 tramos -> 5` | `paso 1: /CHRG_STAT ya va lejos de MH10 (V5.7) - sin cambio` |
| `paso 2: 14 pistas borradas` | `paso 2: 14 pistas borradas` |
| `paso 2: RS1 girado 180 grados en (151.005, 117.235)` | igual |
| `paso 2: /CHRG_EN ya va recto bajo TP1 (V5.6) - sin cambio` | `paso 2: /CHRG_EN bajo TP1 enderezado (V5.7): 4 tramos -> 2` |
| `pasos 1-2: 17 tramos nuevos en total` | `pasos 1-2: 14 tramos nuevos en total` |

Si dice **ABORTAR**, el archivo ya no es el que se auditó (alguien movió esa zona): no escribió nada; avísale a Claude.

Después, en KiCad, cada tarjeta: **B** (rellenar zonas) → **Inspeccionar → DRC** con «Rellenar zonas» y «Comprobar paridad»: debe dar lo mismo que antes menos el aviso de MH11 — **3 errores** (MH7/MH9/MH10 dentro de MOD1: por diseño; si no están excluidos, clic derecho → *Excluir*), **0 sin conectar**, paridad solo con los PF*. Mira la zona de RS1 contra la figura de A2 y **guarda** (Ctrl+S). Luego:

```bash
mv hbox-watchdog-v5.kicad_pcb.T27bak hbox-watchdog-v57.kicad_pcb.T27bak _to_delete/
git add tools/t25_mounting_holes_v55.py tools/t27_paso1_2_mh11_rs1_kelvin.py hbox-watchdog-v5.kicad_pcb hbox-watchdog-v57.kicad_pcb hbox-watchdog-v5.kicad_pro hbox-watchdog-v57.kicad_pro
git commit -m "T27: pasos 1 y 2 de la pasada 3 en V5.6 y V5.7 - MH11 fuera, CHRG_STAT lejos de MH10, sensado Kelvin de RS1"
git push
```

Michelle, después del aviso de Leo: `git pull --ff-only` y sigue con el paso 3 (B2) o el 5 (A3–A9), según te diga Leo.

### 0.2 Barrenos con el script T25 — hecho el 16-oct

**Hecho el 16-oct (commit `15aad72`).** Se deja como referencia. Leo metió los barrenos de la V5.5 con el script (KiCad **cerrado**):

```bash
cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad
python3 tools/t25_mounting_holes_v55.py hbox-watchdog-v5.kicad_pcb            # prueba en seco: lista los 7
python3 tools/t25_mounting_holes_v55.py hbox-watchdog-v5.kicad_pcb --apply
python3 tools/t25_mounting_holes_v55.py hbox-watchdog-v57.kicad_pcb --apply
mv hbox-watchdog-v5.kicad_pcb.T25bak hbox-watchdog-v57.kicad_pcb.T25bak _to_delete/
git add tools/t25_mounting_holes_v55.py hbox-watchdog-v5.kicad_pcb hbox-watchdog-v57.kicad_pcb
git commit -m "T25: barrenos de la V5.5 de produccion en V5.6 y V5.7 (MH4-MH11, solo de placa)"
git push
```

Michelle, después del aviso de Leo:

```bash
git pull --ff-only
```

Si falla, avísale a Leo; no fuerces nada. Después de T27 vas a ver **MH4, MH5, MH6, MH7, MH9 y MH10** (MH11 ya no existe). **No los muevas** (son los de la placa base del HBOX y del ArduSimple) y no les quites el atributo «No en el esquemático».

| Ref | Barreno | Centro (x, y) | Zona libre (así estaba la V5.5) |
|---|---|---|---|
| MH5, MH6, MH4 (caja, M3) | 3.2 mm, máscara abierta de 6 mm | (65.2, 45.3) · (65.2, 135.3) · (185.2, 90.3) | **ningún cobre que no sea GND, en ninguna capa, a menos de 3.1 mm del centro** (en F.Cu/B.Cu ese cobre quedaría expuesto bajo la rondana) |
| MH7, MH9, MH10 (ArduSimple, M2.5) | 2.75 mm | (76.63, 129.9) · (77.9, 81.64) · (128.7, 96.88) | ningún cobre que no sea GND, en ninguna capa, a menos de **2.6 mm** del centro |
| ~~MH11 (abrazadera, M2.5)~~ | — | — | **se quitó** (Leo, 16-oct): V5.6 y V5.7 no llevan la abrazadera de la V5.5 |

---

## Parte A — V5.6 (`hbox-watchdog-v5`)

### A1. Barrenos — cerrado con T27 (paso 1)

Hecho (commit `ff5a8ed` + T27):

- `/I2C_SCL` y `/I2C_SDA` apartados de MH4 (hoy a 1.1 mm del borde, en In1: se acepta).
- **MH11 se quitó** (decisión de Leo: la V5.6 no lleva la abrazadera de la V5.5). R107 y `/MODEM_RST_MCU` se quedan donde están.
- **`/CHRG_STAT` (In2) se desvió junto a MH10:** sigue su misma diagonal, pero entre (134.0, 99.8) y (122.63, 88.3) hace una Z de 1.7 mm hacia afuera y queda a **2.7 mm del centro del barreno** (antes 1.6 mm, a 0.25 mm del borde).
- MH5, MH6, MH7, MH9 y MH10: libres.

Te queda solo esto: el DRC marca **MH7, MH9 y MH10 «dentro del courtyard de MOD1»**. Es por diseño (son los barrenos del ArduSimple): clic derecho → *Excluir esta infracción*, si Leo no lo hizo ya.

### A2. Sensado de RS1 (límite de entrada del LTC4040) — hecho con T27 (paso 2)

![RS1: qué mide, cómo estaba y cómo quedó con T27](img/2026-10-16_Drogheda_RS1-Kelvin_V5.6-V5.7_v1.0.png)

**Qué se mide.** RS1 (10 mΩ) es el «amperímetro» de la entrada de 5 V: por ella pasa toda la corriente que entra a la tarjeta (sistema + cargador), y el LTC4040 lee su caída entre **U6.6 (VIN)** y **U6.7 (CLN)**. A 25 mV (= 2.5 A) recorta la carga de la batería. Para que lea solo a RS1, **cada pin necesita su propio hilo hasta su pad de RS1, por donde no pase corriente** (conexión Kelvin). Antes, U6.6 tomaba el voltaje en la vía, antes de 13 mm de rodeo, y la salida de RS1 pasaba por el pad de U6.7 con 0.25 mm: el chip veía ≈ 27 mΩ y limitaba a ≈ 0.9 A (auditoría §4).

**Qué hizo T27** (mismas coordenadas en V5.6 y V5.7):

1. Borró 14 tramos de F.Cu: el rodeo de `/VEH5V` por C31, la pista de 0.25 mm RS1 → U6.7 y la de 1.0 mm que bajaba del pad de U6.7 a Q7.
2. **Giró RS1 180° en su mismo lugar** (151.0, 117.24): el pad 1 (`/VEH5V`) quedó a la izquierda, junto a la vía y a C31; el pad 2 (`/VIN_SW`), a la derecha, junto a Q7. Así los dos hilos de sensado no se cruzan.
3. Potencia: vía (151.0, 115.54) → RS1.1 con 0.8 mm; C31.1 → RS1.1 con 1.0 mm; RS1.2 → Q7.1/2/3 con 1.5 mm (una barra en x = 153.4 que toca los tres pines).
4. Sensado, 0.25 mm: **U6.7 → RS1.2** (entra por arriba del pad) y **U6.6 → RS1.1** (pasa por arriba de la vía, baja por x = 148.6 y entra al pad por su lado de afuera).
5. Solo V5.7: `/CHRG_EN` bajo TP1 enderezado como en la V5.6 (horizontal en y = 114.24 y diagonal a 45° hasta (149.98, 113.32)); si no, el hilo de U6.6 no cabe.

**Cómo se ve que quedó:** resalta `/VEH5V` y `/VIN_SW`. Entre los pads de RS1 y los pines U6.6/U6.7 solo están las dos pistas de 0.25 mm, y ninguna toca otra cosa de su red. Por el pad de U6.7 ya no pasa ninguna pista ancha.

**No muevas RS1, C31, la vía ni esas pistas.** Si algo de los pasos 3–6 necesita pasar por ahí, avísale a Leo antes.

**En banco (piloto):** con la unidad funcionando, (voltaje de TP1 ÷ 32) ÷ (voltaje en las terminales de RS1) debe dar **≈ 1.0** (antes daba ≈ 2.7). Detalle en la [auditoría §4.5](auditoria-produccion-16oct.md#45-prueba-definitiva-con-tp1-clprog-cualquier-tarjeta-cualquier-corriente).

### A3. `/BAT_PLUS` — lo que quedó en In2

Sigue un tramo de **7.8 mm por In2** a 1.5 mm, (180.0, 108.8)→(180.0, 101.0), con una sola vía 0.8/0.3 en cada extremo ((180.12, 100.81) y (179.57, 109.63)). Pásalo a B.Cu (o F.Cu) a 1.5 mm; si algo lo cruza, mueve lo que cruza. Si de plano no cabe, mínimo 3 vías en cada extremo.

### A4. `/MAIN5V` hacia P11

Todo VSYS sube a **P11.1** por **una sola vía** en (153.19, 110.88) y 118 mm de B.Cu a 1.0 mm. Pon **3 vías** en ese cambio de capa y ensancha a **1.5 mm** donde quepa.

### A5. `/3V3_MODEM` — ancho

De **L7.2** (139.0, 97.6) a **J7.1** (174.2, 74.8) son 51 mm a 0.5 mm. Ensancha a **≥ 1.0 mm** (0.8 mm donde no quepa).

### A6. `/SW3_NODE` — L7 junto a U7

Hoy son 13 mm a 0.5–0.7 mm de **U7.8** (141.87, 115.89) a **L7.1** (139.0, 105.4). Acerca **L7** (U7 no se mueve) para que **L7.1 quede a ≤ 5 mm de U7.8**, con pista de ≥ 1.0 mm solo en F.Cu y sin vías. Después reajusta `/3V3_MODEM` (A5).

### A7. Vías en el pad térmico de U7

El EP de **U7** (AP64350, (139.97, 112.89)) no tiene ninguna vía. Pon **4 vías 0.3/0.6** a GND dentro del pad (2 × 2). Sin pasta encima de las vías (o pedirlas tapadas junto con las de U6).

### A8. Dos vías de 0.1 mm

En `/NTC`, (167.41, 57.91) y (168.46, 56.86), hay dos vías 0.3/0.1 mm: el barreno de 0.1 mm es menor al mínimo de JLC (0.15 mm). Cámbialas a **0.6/0.3** como las demás.

### A9. `/VEH5V` de P2 a RS1

Hay 9.9 mm a 0.5 mm en el camino de **P2.1** (114.6, 44.6) a **RS1.1**: ensancha a ≥ 1.0 mm, y pon 2 vías en cada cambio de capa (hoy hay vías sencillas en (161.70, 112.90) y (167.98, 109.38)).

### A10. Cobre suelto (el DRC los marca)

- Tramos `/SYS5V` en F.Cu en (156.60, 82.20) y (157.00, 81.80): borrar.
- Tramo `/3V3_ETH` en In2 en (105.16, 47.89), junto a P10: borrar.
- Vía `/BAT_PLUS` en (165.85, 55.25) — resto de la ruta vieja por In1: borrar.
- Tramo `/BAT_PLUS` de 0.09 mm en B.Cu en (176.6, 70.6): borrar.
- Vía `/NTC` en (161.02, 93.30): borrar si no conecta nada.

### A11. Datos del proyecto (5 min)

Ojo: el mensaje del commit `5a93232` dice «rev 5.6, stackup 0.5 oz», pero en el archivo siguen **Rev 3.0** y las internas en **0.035 mm**. Hay que guardarlo de nuevo:

- **Archivo → Ajustes de página**, en el PCB **y** en el esquemático: Rev **5.6**, fecha de hoy.
- **Archivo → Configuración de la placa → Capas físicas:** In1 e In2 a **0.0175 mm**; dieléctricos de JLC04161H-7628: 0.2104 / 1.065 / 0.2104 mm.
- Esquemático: **JP1–JP6, TP1–TP7 y MOD1** → propiedades → marcar **«Excluir de la lista de materiales»**.

### A12. Puertos (solo si Leo lo aprueba; lo dibuja Leo en el esquemático)

Si Leo porta las correcciones de puertos de la v6, después de *Actualizar PCB* coloca:

- **U32** (SOT-23-5, inversor) entre **U10 pin 1** (RTSA) y **U14 pines 2/3** (DE, /RE), pegado a U14.
- **D39** (SM712, SOT-23) junto a **P15**, en las líneas A y B, con su GND corto.
- **R147** (1 k, 0603) en serie entre **U15 pin 12** y la red que va a **U10 pin 24 / H4.3**, junto a U15.
- **J10 pin 8 → GND**, y el LED de actividad invertido (pines 11 ↔ 12 de J10).
- **U10 pines 2 y 16** (CTSA, CTSB) → GND.

Cuenta ≈ 0.5 día extra.

### A13. Cierre de V5.6

1. **B** (rellenar zonas).
2. DRC con «Rellenar zonas» y «Comprobar paridad con el esquemático»: **0 errores** (las únicas exclusiones: MH7/MH9/MH10 en MOD1), **0 sin conectar**, paridad solo con los PF*, **0 colgantes**. Los ~85 «huella no coincide con la librería» son ruido de librería; no los toques.
3. Resalta `/BAT_PLUS`, `/MAIN5V`, `/SYS5V`, `/SW3_NODE`, `/VIN_SW` con F.Cu y B.Cu apagadas: **no debe quedar nada visible en In1 ni In2.**
4. Commit y push:

```bash
git add hbox-watchdog-v5.kicad_pcb hbox-watchdog-v5.kicad_sch hbox-watchdog-v5.kicad_pro
git commit -m "V5.6 pasada 3: BAT_PLUS fuera de In2, vias MAIN5V/U7, 3V3_MODEM, L7, limpieza, rev 5.6"
git push
```

Avísale a Leo con el hash; Claude revisa pad a pad y genera Gerber/BOM/CPL.

---

## Parte B — V5.7 (`hbox-watchdog-v57`)

### B1. Barrenos — cerrado con T27 (paso 1)

Hecho (commit `ff5a8ed` + T27): **MH4 libre** (`/24V`, `/I2C_SCL`, `/I2C_SDA` y `/RGBB_K` ya pasan a más de 3.1 mm, sin cobre ajeno a GND dentro de la abertura de 6 mm), **MH10 libre** (`/CHRG_STAT` desviada) y **MH11 quitado** (estaba a 0.4 mm de `/MAIN5V`). Exclusiones de MH7/MH9/MH10 en MOD1: igual que A1.

### B2. Lo que la pasada 2 de V5.6 corrigió y aquí falta — BLOQUEANTE

| Red | Hoy en V5.7 | Corrección |
|---|---|---|
| `/BAT_PLUS` P4.1 (152.0, 44.8) → L6.2 (177.55, 109.63), U6.23, C35.1 | **19.2 mm por In1 a 0.5 mm**: (152.0, 45.0)→(157.0, 50.0)→(162.4, 50.0)→(165.8, 53.5)→(165.8, 55.2); luego 47 mm de B.Cu a 1.0 mm; luego **15.5 mm por In2** (179.9, 94.0)→(179.9, 109.5); 3 vías sencillas | Sal de P4.1 en **B.Cu a 1.5 mm (2.0 si cabe)** hasta L6.2, U6.23 y C35.1, todo en capas externas; borra los tramos de In1 e In2; 2–3 vías por cambio de capa |
| `/MAIN5V` U6.1/24 → P11.1 (114.35, 44.6), JP6.1, Q7.5–8, C32–C34 | 15.1 mm por **In1** a 1.0 mm (153.2, 110.9)→(160.8, 110.9)→(166.1, 116.2) y un cuello de 0.3 mm en la salida de U6 | Como en V5.6: salida de U6.1/24 sin cuello, F.Cu/B.Cu a ≥ 1.5 mm, borra el tramo de In1, 3 vías por cambio |
| `/SYS5V` P11.2 / K1.2 / JP6.2 → U7.2, C119–C121, U12.2 | 10.9 mm por **In2** a 0.5 mm bajo K1 ((156.4, 64.3)→…→(158.6, 58.0)) + 31 mm de F.Cu a 0.5 mm | Ruta externa a 1.0–1.5 mm; borra el tramo de In2 |
| `/SW3_NODE` U7.8 → L7.1 (133.72, 102.2) | 12.9 mm por **In1** a 0.5 mm, (136.0, 105.0)→(142.7, 111.7)→(142.7, 115.1) | Como A6: L7 junto a U7, solo F.Cu, ≥ 1.0 mm, ≤ 5 mm |
| `/ACC_INT1` U26.5 → U16.62 | 10.3 mm por In1 bajo U16 | A B.Cu |
| C128 (89.6, 41.8) | pad a 0.75 mm del borde | ≥ 1 mm del borde (JLC) |
| Serigrafía | «Rig1» sobre un pad; 3 textos encimados | mover los textos |
| Vía `/3V3` suelta | (188.2, 52.2) | borrar |

### B3. Fuente U25 — BLOQUEANTE

Piezas: **U25** (189.19, 68.6, girado −90°): pin 2 VIN (186.19, 67.97), pin 5 FB (192.19, 70.51), pin 7 GND (192.19, 67.97), pin 8 SW (192.19, 66.7), EP (189.19, 68.6) · **D34** (188.4, 61.0): pin 1 SW (191.8, 61.0), pin 2 GND (185.0, 61.0) · **L22** (186.41, 51.0): pin 1 SW (191.8, 51.0), pin 2 VEH5V (181.02, 51.0) · **C149/C150** (181.2, 63.8 / 67.8) · **C153/C154** (176.2, 49.4 / 52.6) · **R121** (177.0, 55.6) · **R122** (194.78, 70.4).

1. **EP de U25:** **6 vías 0.3/0.6** a GND dentro del pad (3 × 2), y une la isla de GND del EP con el vaciado de GND de F.Cu por los cuatro lados. U25.7 unido al EP en F.Cu.
2. **Divisor de FB:** mueve **R121** junto a **R122** y **U25.5**. El nodo `/FB_PWRIN` (R121.2 – R122.1 – U25.5) debe medir **≤ 5 mm** y quedar lejos del cobre de SW. Lo que sí puede ser largo es la línea de sensado `/VEH5V` hacia **R121.1**: 0.3 mm desde **C153.1 / C154.1**, sin pasar junto a SW ni L22.
3. **Lazo de entrada:** el GND de **C149/C150** (hoy en x = 179.72) debe quedar junto al GND de **D34.2** y del EP, con 2 vías propias por capacitor. Si conviene, gíralos 180° para que su GND mire hacia U25/D34. Meta: lazo C149/C150 → U25.2 → U25.8 → D34 → C149/C150 de **< 30 mm²** (hoy ≈ 80).
4. **Nodo SW:** acerca **L22.1** a **D34.1** (hoy hay 10 mm entre ellos; meta ≤ 5 mm, por ejemplo girando L22 90°). Nodo SW solo en F.Cu, sin vías.
5. **GND junto a D34.2:** ≥ 4 vías (hoy 1).
6. **`/VEH5V` L22.2 → RS1.1:** hoy 51 mΩ con 4 vías sencillas ((170.80, 57.80), (165.40, 62.20), (164.17, 75.20), (151.00, 115.54)). A **1.5–2.0 mm** en F.Cu/B.Cu, 2–3 vías por cambio de capa.

### B4. Lo mismo que en la V5.6, mismas coordenadas

- **A2** sensado de RS1: **hecho con T27** (RS1, U6, Q7 y C31 están en el mismo lugar que en la V5.6; aquí la entrada llega de L22, también por la vía (151.0, 115.54)). En la V5.7, T27 además enderezó `/CHRG_EN` bajo TP1.
- **A5** `/3V3_MODEM` (aquí 54 mm a 0.5 mm, de L7.2 (141.52, 102.2) a J7.1).
- **A7** vías en el EP de U7 · **A8** vías de 0.1 mm en `/NTC` · **A11** stackup (el cajetín de V5.7 ya dice Rev 5.7) y BOM.
- **A12** puertos, si Leo los aprueba. Si además aprueba **D10 → SMBJ33CA**, es la misma huella SMB: no hay que mover nada.

### B5. Cierre de V5.7

Igual que A13, y además resalta `/24V`, `/SW_PWRIN`, `/VEH5V` y `/FB_PWRIN`: nada en In1/In2 (`/24V` en In2 a 1.0 mm se acepta si hiciera falta).

```bash
git add hbox-watchdog-v57.kicad_pcb hbox-watchdog-v57.kicad_sch hbox-watchdog-v57.kicad_pro
git commit -m "V5.7 pasada 3: pasada 2 replicada (BAT_PLUS/MAIN5V/SYS5V/SW3 externos), fuente U25 (EP, FB, lazo de entrada), limpieza"
git push
```

Después: re-auditoría pad a pad, Gerber/BOM/CPL y **5 prototipos** (validación de la ECO §6) antes de las 327.

## Lo que NO hay que hacer

- No mover ni borrar MH4, MH5, MH6, MH7, MH9 ni MH10; no quitarles «No en el esquemático». MH11 ya no va.
- No tocar la zona de RS1 que dejó T27: RS1, C31, la vía de entrada y las dos pistas de sensado de 0.25 mm.
- No mover U6, U16, U26, MOD1, J7/J8, P1–P11 ni la fila de conectores.
- No cambiar la pasta del EP de U6 (6 ventanas, 50 %, intencional).
- No poner piezas en la cara inferior.
- No cambiar valores ni huellas sin que Leo lo pida (A12).
- No editar la V5.7 hasta que la V5.6 esté en el servidor.