Plan de Cobre EinarBoard v6

Compañero de colocación para el re-layout de 140 × 100 — el dueño de cada capacitor, qué se agrupa junto, y el orden de trabajo EMC. La asignación de capacitores de abajo se calculó a partir del netlist de la tarjeta, no de memoria.

Renumeración de conectores (03-sep, commit b007c7c): los refs P ahora siguen orden funcional — P1 24V · P2 5V banco de pruebas · P3 batería (antes P4) · P4 ventilador (antes P6) · P5 corte (antes P11) · P6 reset (antes P10) · P7 sonda NTC 1 (antes P12) · P8 sonda NTC 2 (antes P18) · P9 LED de panel (antes P8) · P10 RGB (antes P14) · P11 RS485 (antes P15) · P12 RS232 (antes P16). ⚠ La documentación de campo de v5 dice "P12 = NTC" — en v6 ese nombre es el puerto RS232; actualiza la documentación de arneses. La corrección del net NTC2 ya está aplicada y sincronizada.

Pendientes conocidos del auto-agrupado: ~54 pequeños traslapes de courtyard, casi todos contra las familias de reguladores heredadas de V5 que conservaron su lugar — L2/D2 (bajo el nuevo contorno de U19), L6/DB2/DB3/Q2/Dbk1 cerca de U25, C40, R40/R41 en Y3. Aparta esos pocos primero y la tarjeta queda limpia.

§0Tres leyes que deciden la EMC al colocar componentes

El área del lazo es la antena

La emisión escala con el área de cada lazo de corriente conmutada. Un lazo caliente cerrado en 1 cm² es ~20 dB más silencioso que el mismo lazo en 10 cm². La colocación resuelve esto; el ruteo no puede rescatar una mala colocación.

El capacitor más pequeño, más cerca

Un capacitor filtra hasta la frecuencia que la inductancia de su pista le permite. Ordena los bancos por valor descendente hacia el pin: bulk → 10 µF → 100 nF → pF, con los de pF a 2–3 mm.

Agresores lejos de las víctimas

Cuatro conmutadores, un transmisor LTE y un receptor GNSS de −167 dBm en una sola tarjeta. La distancia y un plano de tierra In1 sin cortes son los únicos blindajes de banda ancha que salen gratis.

§1Plano de planta según lo agrupado (NO ETH · NE LTE · SO GNSS · SE potencia)

El estado agrupado tras el commit c7d2552 — tus anclas se conservaron (J10, P1, U18, U16, U6, U15, K1, conectores), 160 componentes de soporte empacados por familia. Ajusta libremente dentro de cada región; conserva la diagonal.

§2Entrada de potencia vehicular — U25 TPS54360B lazo caliente

Orden de la cadena sobre el cobre, de izquierda a derecha desde P1: F2 → Q23 (con R119, D33 junto a su compuerta) → D32 SMCJ33A → capacitores de entrada → U25 → D34/L22 → capacitores de salida. D10 se queda pegado al pin 1 de P1.

El lazo más ruidoso de la tarjeta: C149/C150 (+) → U25 VIN ⟶ U25 SW → cátodo de D34 ⟶ ánodo de D34 → C149/C150 (−). Es un buck no síncrono, así que el lazo de entrada carga todo el di/dt. Pon C149/C150 a 2–3 mm de los pines 2/7 de U25, D34 directamente enfrente de ellos, y cierra el lazo sobre tierra sólida. Menos de 1 cm², o se vuelve a hacer.

Ref	Valor	Pertenece a	Colocación
C149 C150	2.2 µF/100 V	U25 VIN	a 2–3 mm de los pines 2/7; el lazo caliente
C151	100 µF/50 V	bulk de entrada de U25	justo detrás de C149/C150
C152	100 nF	U25 BOOT	directamente entre los pines 1–8
C153 C154	47 µF/16 V	salida 5 V de U25	en la salida de L22; la toma de FB (R121) va aquí, no en el inductor
D34	B560C	diodo de rueda libre de U25	la tierra del ánodo amarra directo a la tierra de C149/C150
D32	SMCJ33A	supresor de entrada de U25	entre Q23 y los capacitores de entrada, amarres cortos y gordos
R120 · R123 C155 C156 · R121 R122 · R124 R125	RT · COMP · FB · UVLO (DNP)	lado analógico de U25	agrupa en los pines 3–6, del lado opuesto al nodo SW; FB delgado y lejos de L22

Mantenimiento del riel de 24 V: C10/C22 bulk cerca de Q10, C11 100 nF del lado de la carga. Mantén todo el bloque de entrada en una esquina para que el cobre sucio de 24 V nunca cruce la tarjeta.

§3Respaldo de batería — U6 LTC4040 kelvin

Ref	Valor	Pertenece a	Colocación
C30 C31 C78	10 µF · 2.2 µF · 220 µF	entrada VEH5V de U6	en los pines de entrada de U6, después de RS1
C32 C33 C34	47 µF ×2 · 10 µF	salida MAIN5V de U6	del lado de salida U6/Q7
C35	22 µF	pin BAT de U6 → P3	cerca de P3; polígono `/SW_BAT` ≥ 2 mm, `/BAT_PLUS` ≥ 1.5 mm — el camino de blackout, requisito duro de v6

RS1 (10 mΩ) es un componente Kelvin: los pines de sensado del LTC4040 deben tomar de las caras de los pads mismos, no de la pista de potencia. Coloca RS1 inmediatamente en U6, con la salida de L22 alimentándolo directo.

§4Isla LTE — buck U20 + U19 A7670SA lazo caliente

Segundo lazo caliente: C127/C128 → U20 VIN/GND. Es un buck síncrono, así que el lazo de entrada es el ruidoso — C127 10 µF a 2–3 mm del pin 2 de U20, C128 1 µF aún más cerca. C129 boot entre BOOT–SW, L20 pegado a SW con un vertido de SW mínimo.

El banco VBAT es un gradiente en una sola dirección hacia los pines 55/56/57 — el más grande al fondo, el más pequeño tocando el módulo:

Ref	Valor	Orden	Colocación
C130 C131	220 µF/10 V ×2	VBAT de U19 · extremo lejano	la reserva de ≥300 µF contra caídas (ráfagas de 2.8 A, ≤300 mV de caída)
C132 → C133 → C134	22 µF → 1 µF → 100 nF	VBAT de U19 · en medio	escalonando hacia el módulo
C135 C136	33 pF · 10 pF	pines 55/56/57 de U19	a 2–3 mm — estos mantienen los armónicos de TX fuera de VBAT
D22	SMAJ5.0A	banco VBAT de U19	a través de VBAT cerca de C130/C131

Cobre de VBAT ≥ 3 mm de ancho en todo el trayecto. Alrededor del módulo: C125 en el pin 15 (salida 1V8); U22 SIM a menos de 5 mm de los pines 30–33, con C126 en su pad de VCC y D23–D25 PESD en los pads del SIM; U23/U24 traductores de nivel entre U19 y el lado del MCU, cada uno con su par de alimentación (C137/C139 en 1V8, C138/C140 en 3V3) en los pines; Q20–Q22 cerca de los pines de control que manejan. J13 U.FL en el borde de la tarjeta; la red pi DNP C146/C147 (+ su elemento serie) va en línea en el tramo de 50 Ω justo en el conector, D28 ESD del lado de tierra del conector.

§5Isla GNSS — U18 ZED-F9P + LDO U21 silenciosa

Ref	Valor	Pertenece a	Colocación
C119	10 µF	entrada de U21 (SW_5V)	en el pin de entrada del LDO
C120 C124	10 µF ×2	salida U21 → VCC de U18	uno en la salida de U21, otro en la entrada principal de VCC de U18
C121 C122	100 nF ×2	pines VCC 33/34 de U18	uno por pin de alimentación, en el pin
C123	100 nF	VOUT de U21, junto a C120	U18 solo tiene dos pines VCC — C123 es el tercero, en la entrada del riel
Cu4	100 nF	pin 36 de U18, V_BCKP (/3V3!)	V_BCKP va en el 3V3 siempre-encendido, no en 3V3_GNSS — es a propósito (RTC + efemérides sobreviven cuando U21 se apaga). Necesita su propio capacitor de /3V3 en el pin; C120–C124 están todos en /3V3_GNSS y no le sirven. Reutiliza el Cu4 sobrante.
C144 C145	100 nF · 100 pF	VCC_RF de U18 · bias tee L21	del lado de alimentación de L21 — la inyección de alimentación de antena
C143	100 nF RF	línea RF de J12 (bloqueo DC)	en línea en el tramo de 50 Ω entre la toma de L21 y J12
D27	ESD9L (≤0.5 pF)	J12	en el conector, toma sin stub sobre la línea de RF

Esta esquina es la víctima: sin conmutador, sin inductor, sin digital rápido a ~25 mm (U25 queda a ~95 mm en el SE, el buck del ventilador a ~130 mm al NE — que siga así); nada más que tierra In1 sólida bajo el módulo y el tramo de RF. TIMEPULSE hacia el MCU es la única línea digital que sale — rútala lejos del camino de RF.

§6Núcleo MCU — U16 cuidado analógico

Ref	Valor	Pertenece a	Colocación
C111	4.7 µF	VCAP1 de U16	≤ 3 mm del pin — el regulador de núcleo, no negociable
C109 C112	100 nF · 1 µF	VDDA de U16	en el pin VDDA, del lado silencioso, lejos de los conmutadores
C105–C108 + C110	100 nF ×4 + 4.7 µF	pines VDD de U16	un 100 nF por pin VDD, bulk cerca
C104	100 nF	NRST de U16	en el pin, con el jack de reset P6 ruteado limpio
Y3 + C113 C114	HSE + 15 pF	pines OSC de U16	triángulo apretado en los pines, tierra local, ≥10 mm de cualquier inductor
Y4 + C115 C116	LSE 32 kHz + 12 pF	pines OSC32 de U16	aún más apretado — oscilador de alta impedancia, protégelo con tierra
C5 C7 C9 C24 C157	100 nF ×5	pines ADC de U16	con sus divisores (R42, R126…) en los pines del MCU, no en los jacks — el cable se filtra en el pin

§7El resto de las familias

Ethernet (U11/U12, Y1, C90–C103): un solo bloque, U11 cerca de J10 (los magnéticos van dentro del HR911105A), cristal + 18 pF en los pines, los locales de 3V3_ETH (C92–C94, C98, C102, C103) alrededor de U11. Mantén la región de pares del RJ45 libre de otras rutas.
RS232 (U15): C85–C88 son capacitores voladores de la bomba de carga — cargan la corriente de la bomba, así que van pegados a U15; C84 100 nF en su pin de alimentación. P12 (jack RS232) en el borde.
Puente UART (U10, Y2, C82/C83): capacitores del cristal en los pines, bloque cerca del MCU.
Buck del ventilador (U2, Cbst1, Ccomp1, C23): un tercer conmutador — trátalo como el lazo del §4, y estaciónalo en el cuarto ruidoso cerca de la entrada de potencia, lejos del GNSS.
Acelerómetro (U26, C158/C159 en VDD/VDDIO, C160 bulk): ≤ 10 mm de un barreno de montaje, sobre tarjeta rígida — debe sentir el chasis, no la flexión de la tarjeta.
Salpicado de rieles (Cu3 Cu4 C80 C81 C89 C105+…): cada 100 nF en 3V3 se empareja con el pin de alimentación de un solo IC — cuando muevas un IC, su 100 nF se mueve con él. C118 22 µF es el bulk de 3V3 en el regulador.
Canales NTC: pull-up + filtro (R42+C24 → P7, R126+C157 → P8) en el MCU; los jacks P7/P8 en el borde de arneses.

§8Tabla maestra de proximidad — cada discreto, su designador dueño y qué tan cerca

Calculada a partir del netlist actual de la tarjeta (posterior a la renumeración, los 300 footprints), y corregida a mano donde la heurística del netlist eligió un dueño conectado-pero-equivocado (los ESD pertenecen a los conectores, los filtros ADC al MCU, los capacitores de compensación a su regulador). Clases de distancia:

🔴 PEGADO ≤3 mm crítico de lazo — misma tierra de pad, sin via de por medio 🟠 CERCA ≤5 mm en el pin, pista corta y directa 🔵 BLOQUE ≤15 mm mismo grupo, orden de ruteo libre

Ref	Valor	Pégalo a		Por qué
P1 — entrada 24 V (esquina SE)
D10	SMBJ33A	pin 1 de P1 (24V_IN)	🔴	supresor en el jack, antes que todo lo demás
Rig1	22k	pin de ignición de P1	🔴	elemento serie justo en el jack
F2	2 A lento 1812	P1 → Q23	🔵	primer elemento de la cadena
Q23	IRFR5305	salida de F2	🔵	FET de polaridad inversa, orden de cadena
R119 D33	100k · BZX84C15	pads G–S de Q23	🔴	polarización de compuerta + clamp de 15 V sobre el propio FET
D32	SMCJ33A	entre Q23 y C149/C150	🟠	recorta la línea antes de que el buck la vea
Q10	IRFR5305	rama de 24 V de P1	🔵	FET del riel 24 V heredado (alimenta U2 + K1)
Rrp1 DzG1	10k · BZX84C15	pads G–S de Q10	🔴	red de compuerta — la pieza del chequeo con jumper de v5.5
C10 C22	47 µF/50 V · 22 µF/50 V	lado de carga de Q10 (/24V)	🔵	bulk del riel de 24 V
U25 — buck vehicular TPS54360B
C149 C150	2.2 µF/100 V	pines 2/7 de U25 (VIN–GND)	🔴	EL lazo caliente de la tarjeta
D34	B560C	SW de U25 + tierra de C149	🔴	cierra el lazo caliente
C151	100 µF/50 V	detrás de C149/C150	🟠	bulk de entrada
C152	100 nF	BOOT de U25 (pines 1–8)	🔴	capacitor de bootstrap
L22	10 µH SRP1265A	pin SW de U25	🟠	cobre de SW mínimo
C153 C154	47 µF/16 V	pad de salida de L22	🟠	capacitores de salida VEH5V; FB toma de aquí
R121 R122	53.6k · 10.2k	pin FB de U25, toma en C153	🟠	pista delgada, lejos del campo de L22
R123 C155 C156	13k · 6.8 nF · 39 pF	pin COMP de U25	🟠	compensación — lado silencioso, tierra corta
R120	162k	pin RT de U25	🟠	fija la frecuencia, tierra corta
R124 R125	UVLO (DNP)	pin EN de U25	🟠	el divisor aterriza aquí si se monta
U6 — respaldo de batería LTC4040 (+P3)
RS1	10 mΩ 1%	pines de sensado de U6	🔴	Kelvin — el sensado sale de las caras de los pads
L6	2.2 µH/8 A	pines SW de U6	🔴	lazo del cargador/boost apretado
C30 C31 C78	10 µF · 2.2 µF · 220 µF	VIN de U6, después de RS1	🟠	banco VEH5V en los pines de entrada
C32 C33 C34	47 µF ×2 · 10 µF	salida MAIN5V de U6 / Q7	🟠	banco de salida
C35	22 µF	pin BAT de U6 → P3	🟠	sobre el cobre ancho de /BAT_PLUS
Q7	AO4406A	lado gate/PowerPath de U6	🟠	el interruptor de blackout
R50	825R 1%	pin PROG de U6	🔴	resistencia de precisión de programa de corriente
R51 R52	270k · 100k	pin PFI de U6	🟠	divisor de falla de alimentación
R53 R54	499k · 100k	pin FB de U6	🟠	retroalimentación del boost
R55	10k 1%	pin NTC de U6	🟠	divisor del termistor del pack (la sonda entra por P3)
JP2 JP3 JP4	straps F	pines F0/F1/F2 de U6	🔵	straps lógicos
R56 R57 R58	100k ×3	ruta U6 ↔ U16	🔵	pulls de estado/habilitación, en cualquier punto de la línea
TP1 TP2	CLPROG · PFO	borde del bloque de U6	🔵	acceso de medición
U2 — buck del ventilador MP1584 (+P4)
C11	100 nF	pin VIN de U2	🔴	lazo de entrada no síncrono (bulk C10/C22 detrás)
Dbk1	SS34	SW de U2 + tierra de entrada	🔴	diodo de rueda libre — mismo lazo
Cbst1	10 nF	BOOT–SW de U2	🔴	capacitor de bootstrap
L2	10 µH	SW de U2	🟠	cobre de SW mínimo
C23	22 µF/16 V	salida de L2 → P4	🟠	capacitor de salida 5V_FAN
R20 R21	100k · 19.1k	FB de U2, toma en C23	🟠	divisor de retroalimentación
Rcomp1 Ccomp1	40.2k · 2.2 nF	pin COMP de U2	🟠	compensación
Rfreq1	100k	pin FREQ de U2	🟠	fija la frecuencia
Ren1 Ren2	100k · 20k	pin EN de U2	🔵	divisor de habilitación
D2	SS34	pines de P4	🔴	flyback justo en el jack del ventilador
Q2 Rgs1	AO3400A · 100k	retorno de P4 · Rgs1 en G–S de Q2	🟠	interruptor de lado bajo en el jack, resistencia G–S pegada
Q5 Rg1	MMBT3904 · 100R	compuerta de Q2	🔵	etapa de manejo de compuerta
JP1	0R	enlace 5V_FAN de P4	🔵	enlace para medir corriente
U20 — buck del módem AP64350
C127 C128	10 µF · 1 µF	pin VIN 2 de U20	🔴	lazo de entrada síncrono — el de 1 µF, el más cercano de todos
C129	100 nF	BOOT–SW de U20	🔴	capacitor de bootstrap
L20	4.7 µH/5 A	SW de U20	🟠	cobre de SW mínimo
D21	PMEG3050EP	alimentación VIN de U20	🟠	ORing de entrada
D20	SS34	rama 24 V → entrada de U20	🔵	diodo de alimentación
R110 R111	75k · 20k	pin FB de U20	🟠	divisor de retroalimentación
R116 C141 C142	14k · 3.3 nF · 47 pF	pin COMP de U20	🟠	compensación
R117	200k 1%	pin RT de U20	🟠	fija la frecuencia
R113	100k	pin EN de U20	🔵	pull de habilitación
U19 — módem A7670SA (+U22 SIM · U23/U24 · K1 · J13)
C135 C136	33 pF · 10 pF	pines 55/56/57 de U19	🔴	filtros de armónicos de TX — los más cercanos del banco
C134 C133 C132	100 nF → 1 µF → 22 µF	escalonando desde esos pines	🟠	el gradiente
C130 C131	220 µF/10 V ×2	extremo lejano del banco VBAT de U19	🔵	reserva de ráfagas de ≥300 µF
D22	SMAJ5.0A	en C130/C131	🟠	clamp de VBAT
R112	1k	lado VBAT de U19	🔵	sangrado/monitoreo
C125	2.2 µF	pin 15 de U19 (salida 1V8)	🔴	capacitor de salida del LDO
U22	SIM (huella por definir)	pines 30–33 de U19, ≤5 mm	🟠	bus SIM sin blindaje
C126	100 nF	pad VCC de U22	🔴	alimentación del SIM
D23 D24 D25	PESD5V0S1BA	pads SIM de U22	🔴	ESD en el zócalo, no a media ruta
U23 U24	74LVC2T45	entre U19 y U16	🔵	los traductores de nivel van sobre el camino
C137 C139	100 nF	pines 1V8 de U23/U24	🔴	par de alimentación, uno cada uno
C138 C140	100 nF	pines 3V3 de U23/U24	🔴	par de alimentación, uno cada uno
Q20 R114	2N7002 · 100k	lado PWRKEY de U19	🔵	driver open-drain
Q21 R115	2N7002 · 100k	lado RESET de U19	🔵	driver open-drain
R109 Q22 Rmled1 D4G1	cadena NETLIGHT	pin netlight de U19 → LED en punto visible	🔵	driver del LED de estado
R106 R107 R108	100R · 0R ×2	extremos de línea de U23/U24	🔵	elementos serie del UART
TP8	USB_BOOT	pin BOOT de U19	🔵	acceso de medición
R118 C146 C147	0R · pi DNP	en línea en el tramo de 50 Ω, pad RF de U19 → J13	🔴	asientos de acoplamiento — cero stubs
D28	ESD9L	J13	🔴	en el conector, sin stub
D6	1N4148W	pines de bobina de K1	🔴	flyback a través de la bobina
Q6 R2 C101	MMBT3904 · 10k · 22 µF	lado de bobina de K1	🟠	driver del relevador + capacitor de la bobina
U18 — GNSS ZED-F9P (+LDO U21 · J12)
C121 C122	100 nF ×2	pines VCC 33/34 de U18, uno cada uno	🔴	desacoplo por pin
C123	100 nF	VOUT de U21 junto a C120	🟠	tercer 100 nF — entrada del riel, no un tercer pin VCC
Cu4	100 nF	pin 36 de U18, V_BCKP — en /3V3	🔴	único capacitor de /3V3 en la esquina; el riel de respaldo sigue vivo cuando U21 se apaga
C120 C124	10 µF ×2	salida de U21 · entrada VCC de U18	🔴	estabilidad del LDO + bulk local
C119	10 µF	pin de entrada de U21	🔴	entrada del LDO
C3 C40	47 µF · 22 µF	alimentación SW_5V cerca de U21	🟠	bulk aguas arriba
Q1	AO3401A	aguas arriba de U21 en SW_5V	🔵	interruptor del riel
R105	10k	pull-up de U18	🔵	strap
L21 C144 C145	68 nH · 100 nF · 100 pF	toma del bias tee sobre el tramo de 50 Ω	🔴	inyección de alimentación de antena
C143	100 nF RF	en línea, toma de L21 → J12	🔴	bloqueo de DC
D27	ESD9L ≤0.5 pF	J12	🔴	en el conector, sin stub
U16 — MCU STM32 (+Y3/Y4 · USB J11/J9 · jacks de medición)
C111	4.7 µF	pin VCAP1 de U16	🔴	regulador de núcleo — no negociable
R104	10R	alimentación VDDA de U16	🔴	elemento serie del filtro analógico
C109 C112	100 nF · 1 µF	pin VDDA de U16, tras R104	🔴	desacoplo analógico
C105 C106 C107 C108	100 nF ×4	uno por pin VDD de U16	🔴	la pasada de netlist estacionó C106–C108 cerca de U3 — son de U16, regrésalos
C110	4.7 µF	bulk VDD de U16	🟠	reserva local
C104	100 nF	pin NRST de U16	🔴	el jack P6 solo se rutea hasta él
Y3 C113 C114	25 MHz · 15 pF	pines OSC de U16	🔴	triángulo apretado, tierra local
Y4 C115 C116	32.768 kHz · 12 pF	pines OSC32 de U16	🔴	más apretado aún — oscilador de alta impedancia
R5 R6 C5	10k ×2 · 100 nF	pin ADC BAT_SENSE de U16	🟠	divisor + filtro en el pin
R7 R8 C7	10k ×2 · 100 nF	pin ADC 5V_SENSE de U16	🟠	divisor + filtro en el pin
Rig2 Rigb1 C9 D5	22k · 3.3k · 100 nF · BAT54	pin ADC IGN_SENSE de U16	🟠	divisor + filtro + clamp en el pin
R42 C24	10k 1% · 100 nF	pin ADC NTC1 de U16 — P7 es solo el jack	🟠	el cable de la sonda se filtra en el pin
R126 C157	10k 1% · 100 nF	pin ADC NTC2 de U16 (PC4) — P8 es solo el jack	🟠	misma regla
R98 R99	10k ×2	straps BOOT de U16	🔵	en cualquier parte del bloque
Rdfu1	22k	USART1_RX de U16	🔵	elemento serie
TP3 TP4 TP5	SWDIO · SWCLK · NRST	lado de U16 / lado de P6	🔵	acceso de medición
R1 R40 R56	1k · 1k · 100k	líneas de control U16 → bloques de potencia	🔵	en cualquier punto de la ruta
D17	LED (azul)	cerca de PC13 de U16, visible	🔵	LED de latido
Q4 Rled1	AO3400A · 10k	cerca del borde P9/P10	🔵	driver del LED externo
D13	SS34	VBUS de J11	🟠	ORing de VBUS
D14 D15 D16	PESD5V0S1BA	pads de J11 (DP/DM/VBUS)	🔴	ESD en el jack — nunca a media ruta
R100 R101	5.1k	pads CC de J11	🔴	identificación de sink USB-C
Rcc1 Rcc2	5.1k	pads CC de J9	🔴	identificación de sink USB-C
U11 — Ethernet W5500 (+buck U12 · Y1 · J10)
C90	10 µF	pin TOCAP de U11	🔴	capacitor del regulador interno
C91	4.7 µF	pin 1V2 de U11	🔴	riel de núcleo
C92 C93 C98	100 nF ×3	pines VCC de U11, uno cada uno	🔴	desacoplo por pin
C94 C102	10 µF · 22 µF	entrada de alimentación de U11	🟠	bulk local
Y1 C95 C96	25 MHz · 18 pF	pines XI/XO de U11	🔴	triángulo apretado
R83	12.4k 1%	pin RSET de U11	🔴	polarización de precisión — corta, tierra limpia
R84	10k	PMODE de U11	🔵	strap
R92 R93	49.9R 1%	pines TX de U11 → J10	🔴	terminaciones de línea
R94 R95 C97	49.9R ×2 · 6.8 nF	tomas centrales de J10	🔴	red Bob Smith / RCT en el magjack
C103	100 µF/6.3 V	alimentación 3V3 de J10	🟠	bulk de los magnéticos
R96 R97	330R	pines LED de J10	🔵	LEDs de enlace/actividad
D11	SS34	SW de U12 + tierra de entrada	🔴	diodo de rueda libre del buck ETH
C100	10 nF	BOOT de U12	🔴	capacitor de bootstrap
L8	10 µH/2 A	SW de U12	🟠	cobre de SW mínimo
R85 R86 R87 R88	FREQ · COMP · FB	pines de U12	🟠	mantenimiento en el IC
U17 — LDO 3V3 AMS1117
C117	10 µF	pin IN de U17	🔴	entrada del LDO
C118	22 µF/16 V	pin OUT de U17	🔴	salida del LDO / bulk de 3V3
D12	SS34	alimentación de entrada de U17	🟠	ORing de alimentación
Bloque serial — U15 RS232 · U10 UART · U14 RS485 · expansor U13
C85 C86 C87 C88	100 nF ×4	pines de bomba de U15, pegados al IC	🔴	los capacitores voladores cargan la corriente de la bomba
C84	100 nF	pin VCC de U15	🔴	alimentación
Y2 C82 C83	1.8432 MHz · 22 pF	pines XTAL de U10	🔴	triángulo apretado
R30 R31	4.7k	lado U10 del bus I2C	🔵	pull-ups del bus
R80 R81	10k	RST/IRQ de U10	🔵	pulls
C81 C89	100 nF ×2	VCC de U14 (uno queda de repuesto)	🔴	alimentación
R82 JP5	120R · strap	jack RS485 P11	🟠	la terminación vive en el conector
C80	100 nF	pin VCC de U13	🔴	alimentación
RB1 RB2 RB3 RB4 DB1 DB2 DB3 DB4	120R + LED ×4	salidas de U13 → LEDs en el borde visible	🔵	la pasada de netlist estacionó DB1–DB4 en U25 — pertenecen a U13
U26 — acelerómetro SC7A20 (en MH6)
C158 C159	100 nF ×2	pines VDD/VDDIO de U26	🔴	uno por pin de alimentación
C160	10 µF	bulk de U26	🟠	reserva local; U26 mismo a ≤10 mm de MH6
Panel · sensores · sobrantes
Cu3	100 nF	pin VDD del SHT40 U3	🔴	alimentación del sensor
Cu4	100 nF	reasignado → pin 36 de U18, V_BCKP	🔴	ver el grupo GNSS — ya está en /3V3–GND, así que basta moverlo en la tarjeta
C99	2.2 nF	bypass de riel zona U17/U12	🔵	verifica su papel en el esquemático antes del lugar final
R41	10k	zona I2C U3/U16	🔵	strap de pull-up
R3 D1	120R · LED	pines de P9	🔵	R3 en el jack
R89 R90 R91	120R ×3	pines de P10	🟠	serie en el jack — si no, el cable radia
D18 R102 R103	LED (verde) · 1k ×2	riel 3V3, punto visible	🔵	LED de encendido
TP6 TP7	GND · 3V3	donde queden accesibles	🔵	acceso de medición

La regla del 100 nF de riel, otra vez: cada 100 nF simple de arriba se empareja con exactamente un pin de alimentación de un IC y se mueve con ese IC para siempre. Si reubicas un IC durante el ajuste fino, sus filas 🔴 se mueven en el mismo arrastre.

§9Reglas de separación

Mantén separados	Mín	Por qué
Isla GNSS ↔ cualquier L / nodo SW de conmutador	25 mm	receptor de −167 dBm contra campos de dV/dt
Tramo RF GNSS ↔ tramo RF LTE	extremos opuestos	la desensibilización es el riesgo #1; antenas ≥ 20 cm en el gabinete
Cualquier cristal ↔ cualquier inductor	10 mm	acoplamiento magnético hacia el oscilador
Pistas de sensado ADC ↔ nodos SW	5 mm + tierra en medio	las lecturas tntc/vbat viajan sobre µV
Pares USB (J9/J11) ↔ conmutadores	rutea como pares de 90 Ω, cortos	ojo de la señal + emisiones radiadas
Acelerómetro U26 ↔ barreno de montaje	≤ 10 mm (¡cerca!)	acoplamiento al chasis, no a la flexión de la tarjeta

§10Orden de trabajo desde aquí

Update PCB from Schematic (re-net de NTC2), luego ajuste fino dentro de las regiones del §1. El cableado de campo ahora entra sobre todo por el borde norte + P1 en la esquina SE — mantén cada conector junto a su bloque, y sus TVS/filtros justo en el jack, para que las corrientes de modo común de los cables no entren al núcleo de la tarjeta.
Con una palabra tuya reintegro las cuatro zonas — vertido GND en F.Cu, GND en In1 (sin cortes, sobre todo bajo ambos tramos de RF y los cristales), 3V3 en In2, GND en B.Cu — más un plan de vias de costura: rejilla de 5 mm alrededor de RF, cerca de vias a lo largo del borde de la tarjeta.
Rutea en este orden: ① ambos tramos de RF de 50 Ω (CPWG en F.Cu sobre In1, JLC7628 ≈ 0.35/0.25 mm — confírmalo en la calculadora de JLC y pide impedancia controlada) · ② los dos lazos calientes y VBAT ≥ 3 mm · ③ /SW_BAT ≥ 2 mm + /BAT_PLUS ≥ 1.5 mm con granjas de vias · ④ pares USB y ETH · ⑤ líneas de sensado · ⑥ todo lo demás.
Rellena las zonas, DRC completo, y luego el punto de control de revisión externa G2 antes de ordenar.
Pendientes de banco arrastrados: medir la subida de 3V3_GNSS de U21 (ventana de arranque del F9P), verificar el EP de U25 contra el dibujo DDA de TI, y el chequeo del jumper DzG1 en las tarjetas v5.5 ya fabricadas.

EinarBoard HBOX v6 · Helgen · actualizado 05-sep-2026 · Traducción del original en inglés (docs/…_EN.html) — ante cualquier discrepancia, el original manda.