---
title: "v6 lista para producción — plan de fines de semana (24-oct → 22-nov-2026)"
tags: [project-drogheda, hardware, hbox, einarboard, v6, plan, layout, firmware, pedido, piloto]
project: Project Drogheda
author: Helgen Technologies (plan: Claude; revisión: Leo)
date: 2026-10-16
version: 1.7
status: ACTIVO — rev. 1.1 (19-oct): recorrido una semana; empieza el sábado 24-oct a las 8:00 · 21-oct: T25 y T28 ya aplicados · 21-oct noche: T38 aplicado y metas del bloque A corregidas (§3.1) · 22-oct: T39 hizo la colocación del bloque A y liberó MH8 · 22-oct, tarde: T40 liberó MH4 · 22-oct, noche: rev. 1.6, designadores de T43 (los que tiene la tarjeta) · 22-oct, noche: rev. 1.7, T44 — designadores de la serigrafía a 0.8 mm / 0.15 mm (bd27501)
audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM)
---

# v6 lista para producción — plan de fines de semana

!!! warning "Rev. 1.6–1.7 (22-oct, noche): designadores nuevos (T43) y serigrafía a 0.8 mm (T44)"
    La v6 se renumeró el 22-oct en la noche: prefijos estándar, todos los conectores con J y sin huecos. **Todo lo que dice este plan ya está en la numeración nueva, la que se ve en KiCad después del `git pull`** (commit `bd27501` o posterior). Varios nombres viejos ahora son **otra pieza**: **U6 es el módem** (antes U19) y **el cargador LTC4040 es U17** (antes U6); U4 es el AP64350 del módem (antes U20), U22 la fuente TPS54360B (antes U25) y J11 el porta-SIM (antes J14). Las figuras todavía traen los designadores viejos, y los documentos de antes del 22-oct también: [tabla viejo → nuevo](designadores-t43-22oct.md#8-tablas-viejo-nuevo) y [mapa de la v6](designadores-t43-22oct.md#2-resultado-por-tarjeta).

    - **Antes de abrir la v6:** `git pull --ff-only` en HBox_PCB; `git log -1` debe mostrar `bd27501` o un commit posterior.
    - **No re-anotar.** Nada de «Reiniciar anotaciones existentes» en el esquemático ni de «Reanotación geográfica» en el PCB. Si agregas una pieza, que KiCad le dé el siguiente número libre: está bien así. Al cerrar el layout, Claude vuelve a correr T43 y luego T44 para que el orden y la serigrafía sigan a las piezas.
    - **Designadores de la serigrafía (T44, `bd27501`):** Leo eligió (b) para la v6 (D-22-9). Ya miden **0.8 mm con trazo de 0.15 mm** y un script los colocó junto a su pieza (338 de 350). **Quedan 12 que no caben sin mover una pieza** (C44, C63, C101, C111, C112, R38, R58, R63, R64, R65, R98, TP6) y la leyenda «IGN 12-24V». Siguen a 0.5 mm y el DRC los marca como *text height/thickness*; se mueven u ocultan con la [tabla de T44](v6-t44-serigrafia.md#3-los-que-no-caben). No acomodes designadores a mano después de mover piezas: al cerrar el layout se vuelven a correr T43 y T44.

??? info "Designadores que menciona este plan: ahora ← antes (119)"
    | Ahora | Antes | Pieza |
    |---|---|---|
    | **C4** | C167 | 22uF |
    | **C5** | C147 | DNP-pi |
    | **C9** | C24 | 100nF |
    | **C12** | C130 | 220uF/16V polymer |
    | **C13** | C131 | 220uF/16V polymer |
    | **C14** | C132 | 22uF |
    | **C15** | C133 | 1uF |
    | **C16** | C134 | 100nF |
    | **C17** | C135 | 33pF |
    | **C18** | C136 | 10pF |
    | **C19** | C146 | DNP-pi |
    | **C28** | C157 | 100nF |
    | **C34** | C164 | 22uF |
    | **C35** | C127 | 10uF |
    | **C36** | C128 | 1uF |
    | **C44** | C163 | 22uF |
    | **C52** | C165 | 220uF/16V polymer |
    | **C55** | C101 | 22uF |
    | **C66** | C175 | 100nF |
    | **C70** | C176 | 100nF |
    | **C73** | C81 | 100nF |
    | **C76** | C78 | 220uF/16V polymer |
    | **C77** | C161 | 47uF |
    | **C78** | C162 | 47uF |
    | **C79** | C32 | 47uF |
    | **C80** | C33 | 47uF |
    | **C81** | C34 | 10uF |
    | **C82** | C35 | 22uF |
    | **C86** | C30 | 10uF |
    | **C87** | C31 | 2.2uF |
    | **C91** | C151 | 100uF/50V |
    | **C98** | C150 | 2.2uF/100V |
    | **C99** | C149 | 2.2uF/100V |
    | **C100** | C154 | 47uF/16V |
    | **C101** | C153 | 47uF/16V |
    | **C102** | C168 | 100nF |
    | **C105** | C152 | 100nF |
    | **D4** | D37 | PESD5V0S1BA |
    | **D6** | D38 | PESD5V0S1BA |
    | **D8** | D28 | PESD0402-240 |
    | **D12** | D11 | SS34 |
    | **D18** | D23 | PESD5V0S1BA |
    | **D19** | D25 | PESD5V0S1BA |
    | **D20** | D24 | PESD5V0S1BA |
    | **D23** | D39 | SM712.TCT |
    | **D31** | D35 | SMBJ33A |
    | **D32** | D34 | B560C |
    | **D34** | D27 | ESD9L5.0ST5G |
    | **F1** | F1 | PPTC 3A |
    | **J2** | P7 | NTC-HOTSPOT |
    | **J4** | P8 | NTC-PROBE-2 |
    | **J8** | J13 | UFL-LTE |
    | **J9** | J10 | HR911105A |
    | **J11** | J14 | NanoSIM-JAE-SF72S006 |
    | **J12** | P3 | BATT-1S4P+NTC |
    | **J13** | J12 | UFL-GNSS |
    | **J15** | P11 | RS485_OUT |
    | **J16** | J9 | USB-C |
    | **J17** | H4 | TTL_UARTB |
    | **J19** | P1 | GX16-5 |
    | **JP5** | JP2 | F2:LFP (2-3) |
    | **K1** | K1 | G5V-1 DC5 |
    | **L1** | L20 | 4.7uH/5A |
    | **L2** | L8 | 10uH/2A |
    | **L4** | L6 | 2.2uH/8A |
    | **L5** | L22 | 10uH/SRP1265A |
    | **MH3** | MH4 | MountingHole_3.2mm_M3 |
    | **MH4** | MH6 | MountingHole_3.2mm_M3 |
    | **MH5** | MH8 | MountingHole_3.2mm_M3 (v6 corner) |
    | **Q7** | Q7 | AO4406A |
    | **Q9** | Q10 | IRFR5305 |
    | **Q11** | Q1 | AO3401A |
    | **R9** | R118 | 0R |
    | **R14** | R42 | 10k/1% |
    | **R15** | R126 | 10k/1% |
    | **R27** | R111 | 20k/1% |
    | **R28** | R110 | 75k/1% |
    | **R65** | R129 | 0R |
    | **R68** | R133 | 22R |
    | **R73** | R147 | 1k |
    | **R74** | R146 | 390R |
    | **R75** | R145 | 390R |
    | **R80** | RS1 | 10mR/1% |
    | **R85** | R53 | 499k/1% |
    | **R86** | R54 | 100k/1% |
    | **R87** | R141 | 100k |
    | **R94** | R51 | 270k/1% |
    | **R106** | R122 | 10.2k/1% |
    | **R107** | R121 | 57.6k/1% |
    | **R112** | Rig1 | 22k |
    | **TP1** | TP7 | 3V3 |
    | **TP2** | TP6 | GND |
    | **TP3** | TP9 | DBG_TX_PA9 |
    | **TP4** | TP3 | SWDIO |
    | **TP5** | TP12 | 1V8_MODEM |
    | **TP6** | TP8 | USB_BOOT |
    | **TP7** | TP5 | NRST |
    | **TP8** | TP4 | SWCLK |
    | **TP9** | TP11 | GNSS_RESET_N |
    | **TP11** | TP1 | CLPROG |
    | **TP12** | TP2 | PFO |
    | **U1** | U11 | W5500 |
    | **U4** | U20 | AP64350SP-13 |
    | **U6** | U19 | A7670SA-LASC |
    | **U7** | U12 | MP1584EN |
    | **U11** | U32 | SN74LVC1G04DBVR |
    | **U12** | U14 | THVD1410 |
    | **U14** | U10 | SC16IS752IPW |
    | **U16** | U15 | TRS3232E |
    | **U17** | U6 | LTC4040EUFD |
    | **U18** | U18 | ZED-F9P-04B |
    | **U19** | U29 | TMP102AIDRLR |
    | **U22** | U25 | TPS54360B |
    | **U24** | U30 | USBLC6-2SC6 |
    | **U25** | U28 | TPS2552DBVR |
    | **Y1** | Y1 | 25MHz |
    | **Y2** | Y3 | 25MHz |
    | **Y3** | Y4 | 32.768kHz |
    | **Y4** | Y2 | 3.6864MHz |

**De dónde sale:** la [auditoría de producción de la v6 del 16-oct](v6-auditoria-produccion-16oct.md). Las razones de cada punto (el «por qué») están en el [plan de corrección del 28-sep](v6-plan-correccion.md); aquí va el «qué, quién y cuándo».

!!! note "Rev. 1.1 (19-oct): el plan se recorre una semana"
    El fin de semana del 17–18 se fue en la pasada 3 de V5.6/V5.7; a la v6 solo entraron 15 vías de tierra (`00a9af4`), así que los 8 bloqueantes de la [auditoría del 16-oct](v6-auditoria-produccion-16oct.md) siguen igual ([re-auditoría del 19-oct, §8](re-auditoria-19oct.md#8-v6)). Mismo trabajo, una semana después: **24–25 oct** y **31 oct–1 nov**; pedido del piloto el **lun 2-nov**; G2 ≈ **22-nov**. T25 y T28 se volvieron a probar sobre `00a9af4` y aplican igual. Lo único que no se recorre son las **pre-órdenes en JLC**: se piden ya.

!!! warning "21-oct: T25 y T28 ya están aplicados y Michelle adelantó el bloque A"
    El paso del §2 (sábado 24, 8:00) se hizo el 21-oct sobre `9255b84`. Michelle ya movió la fuente U22 (bloque A), pero D32 quedó lejos del pin SW y MH5 cae encima de D32. Lo primero del sábado: [estado de la v6 al 21-oct, §3](v6-estado-21oct.md#3-lo-que-tiene-que-corregir-michelle-antes-de-seguir).

!!! note "Rev. 1.3 (21-oct, noche): T38 y metas del bloque A corregidas"
    - **T38 ya está aplicado** ([estado de la v6, §5](v6-estado-21oct.md#5-t38-21-oct-noche-courtyards-mh6-y-regla-de-barrenos)):
        - courtyards reales en 11 huellas;
        - MH4 libre;
        - regla de barrenos: solo GND a menos de 4 mm del centro, en las caras.
    - **Metas del bloque A (§3.1, paso 1) corregidas.** Las de la rev. 1.2 no se podían cumplir con D32 en SMC y esta bobina: los pads del nodo SW ya suman 33 mm², y D32 no cabe abajo del pin 8. La colocación nueva es la propuesta α: D32 entre U22 y L5, y L5 al este ([estado, §3.1](v6-estado-21oct.md#31-bloque-a-propuesta-corrige-la-rev-10)).

!!! success "Rev. 1.4 (22-oct): T39 ya hizo el bloque A"
    Leo pidió el 22-oct que Claude hiciera los cambios de la v6. **T39 aplicó la propuesta α por script** ([estado de la v6, §6](v6-estado-21oct.md#6-t39-22-oct-el-bloque-a-por-script)):

    - D32 quedó en (181.08, 121.75) y L5 en (192.18, 122.5); el nodo SW y `/VEH5V` van por F.Cu;
    - In1 e In2 ya no llevan pistas bajo la fuente;
    - MH5 quedó libre.

    Del §3.1 solo quedan R112 (paso 5) y el `/24V` sin montar (paso 6). Del §3.2, el paso 6 quedó a medias: R85/R86 ya están junto a U17, pero a 6–7 mm de U17.18. El sábado 24 empieza con eso y con el bloque B.

!!! success "Rev. 1.5 (22-oct, tarde): T40 liberó MH3"
    **T40 sacó de MH3 todo lo que no era GND** ([estado de la v6, §7](v6-estado-21oct.md#7-t40-22-oct-tarde-mh4-libre)). Con eso, los 5 barrenos están libres y el DRC de la v6 solo tiene los 11 encimes de courtyard que son de margen.

    - D18 quedó debajo de U6.31 y D20 junto a R65/R68. D19 no se movió, y las tres tienen vía de GND propia.
    - `/SIM_CLK` va por In1, `/SIM_RST` por arriba de D19 y `/NTC` rodea el barreno.

    **Lo que no hace:** llevar D18–D20 junto a J11 (§3.4, por B-09/L-38). Leo decide (D-22-4): (a) se quedan del lado del módem, o (b) se pasan a `/SIMB_*`, pegadas al zócalo. Claude recomienda (b).

**Dos metas:**

| Meta | Qué significa | Fecha objetivo |
|---|---|---|
| **G1 · Pedido del piloto** | layout cerrado, DRC limpio, re-auditoría sin bloqueantes, Gerber + BOM + CPL listos → se piden **20 tarjetas** | **dom 1-nov** (pedido el lun 2-nov) |
| **G2 · Lista para producción** | las 20 del piloto pasan el banco con el firmware de la v6 → se liberan las 130 (y la cotización de 200 para República Dominicana) | **≈ 22-nov** |

![Mapa de la v6: dónde está el trabajo que falta](img/2026-10-16_Drogheda_v6-Mapa-Pendientes_v1.0.png)

## 0. Reglas para trabajar en fin de semana

1. **Una persona por archivo.** En fin de semana **solo Michelle** abre `hbox-watchdog-v6.*`. Entre semana Michelle cierra V5.6/V5.7 con la [pasada 4](v56-v57-layout-pasada-4.md) (`hbox-watchdog-v5.*` y `hbox-watchdog-v57.*`): son proyectos distintos y no chocan.
2. **Al empezar:** `git pull --ff-only` en HBox_PCB. Si falla, no forzar nada: avisar a Leo.
3. **Al terminar cada bloque:** rellenar zonas (**B**), correr el DRC, y hacer commit + push con la letra del bloque en el mensaje. Así Claude puede revisar el avance aunque el día no se termine.
4. **Scripts (T25, T28, T29):** solo con KiCad cerrado y sin cambios sin subir. Los corre Leo; Michelle hace `git pull` después.
5. **Después de cada guardado desde la interfaz**, revisar en *Board Setup → Net Classes* que sigan HV24, PWR_HI, PWR_MID, PWR_MODEM y RF (KiCad las ha borrado antes).
6. **Si algo no cabe o no está claro:** captura de pantalla al grupo y seguir con el siguiente punto; no improvisar en potencia ni en RF.
7. **Medidas = coordenadas del PCB v6 en mm.** Vías de 0.8/0.3 mm (las que ya usa la tarjeta), salvo que se diga otra cosa.

## 1. Calendario

| Día | Quién | Qué | Listo cuando |
|---|---|---|---|
| **Sáb 24-oct, 8:00** | Leo | Correr T25 `--set v6` + T28 y subir (§2). **Hecho: T25, T28 y T38–T40 están en el repo, y T43 también (a08e49a)** | push hecho; Michelle avisada |
| **Sáb 24-oct** | Michelle | **Bloques A + B:** el camino de la energía (U22, R80, Q7, U17, L4). MH3, MH4 y MH5 ya quedaron (T38–T40); las TVS de la SIM junto a J11 si Leo elige (b) en D-22-4 (§3) | criterios del §3.5 |
| **Dom 25-oct** | Michelle | **Bloque C:** módem (RF LTE, U4, VBAT). **Bloque D:** GNSS. **Bloque E:** U7 (§4) | criterios del §4.4 |
| **Dom 25-oct, noche** | Claude | Re-auditoría del commit del domingo; lista corta para el lunes | lista enviada |
| **Lun 26 – vie 30** | Leo / Adriana | Decisiones D-v6-1…6 y cotización (§5). Las **pre-órdenes en JLC** no esperan: lun 19 o mar 20-oct | pre-órdenes pagadas |
| | Claude | Script **T29** (vías de tierra e In1) probado sobre el commit del domingo; strap de PA9 en el esquemático si Leo lo aprueba | DRC de la copia limpio |
| | Jesús | Preparar el banco de la v6 (§8) | lista de equipo completa |
| **Sáb 31-oct, 8:00** | Leo | Correr T29a y subir | push hecho |
| **Sáb 31-oct** | Michelle | **Bloque F:** pares diferenciales. **Bloque G:** puertos serie. **Bloque H1:** In1 y cristales (§6) | criterios del §6.4 |
| **Dom 1-nov, 8:00** | Leo | Correr T29b (costura de tierra) y subir | push hecho |
| **Dom 1-nov** | Michelle | **Bloque H2:** serigrafía, fiduciales, pads de depuración; DRC final (§7) | puerta L-48 |
| **Dom 1-nov, tarde** | Claude | Re-auditoría final + Gerber/BOM/CPL | **G1** |
| **Lun 2-nov** | Aldair + Leo | Pedido del piloto (20) en JLC (§5.3) | pedido pagado |
| **Fin de semana 7–8 nov** | Leo + Claude | Firmware v6: arranque, módem, NTRIP en banco (§9) | FW-1, FW-2 |
| **Fin de semana 14–15 nov** | Leo + Claude | Firmware v6: batería, puertos, F9P (§9) | FW-3, FW-4 |
| **≈ 13–18 nov** | — | Llegan las 20 tarjetas (estimado) | recepción con lupa en U17 |
| **Fin de semana 21–22 nov** | Jesús + Leo | Banco del piloto (§8) | **G2** |

## 2. Sábado 24, 8:00 — Leo: scripts T25 y T28 (15 min)

**21-oct:** ya se corrieron sobre `9255b84` ([estado del 21-oct](v6-estado-21oct.md)). El DRC da 22 errores, en MH3 y en MH5, y no solo los 14 de MH3: D32 quedó dentro de MH5. Solo falta el commit y push de abajo.

Con KiCad **cerrado** y todo subido. Los dos scripts se probaron juntos en copias del commit `2612891` (16-oct) y del `00a9af4` (el del sábado 17, probado el 19-oct): el DRC solo muestra los errores esperados en MH3.

!!! warning "Antes: árbol limpio y nadie más con la v6 abierta"
    `git status` en `kicad/` no debe mostrar cambios. Desde el 19-oct git ya no mezcla archivos de KiCad (`merge=binary`, commit `4f4681f`): si dos personas cambian el mismo PCB, hay que quedarse con uno de los dos y el otro se pierde. Los scripts de abajo solo tocan `hbox-watchdog-v6.*`; T30 y la pasada 4 de V5.6/V5.7 deben estar ya subidos.

```bash
cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad
git pull --ff-only
python3 tools/t25_mounting_holes_v55.py hbox-watchdog-v6.kicad_pcb --set v6            # prueba
python3 tools/t25_mounting_holes_v55.py hbox-watchdog-v6.kicad_pcb --set v6 --apply
python3 tools/t28_v6_mecanicos.py hbox-watchdog-v6.kicad_pcb                            # prueba
python3 tools/t28_v6_mecanicos.py hbox-watchdog-v6.kicad_pcb --apply
```

Luego abrir KiCad, **B** (rellenar) y el DRC. Debe salir lo mismo de antes más **14 errores en MH3**:

- D18 y D20 dentro del barreno (2);
- `/NTC` (In2), una pista GND y el pad 2 de D18 demasiado cerca (3);
- 9 de máscara en el mismo barreno.

Cerrar **sin guardar**. Subir:

```bash
git add hbox-watchdog-v6.kicad_pcb hbox-watchdog-v6.kicad_pro tools/t28_v6_mecanicos.py
git commit -m "v6: T25 --set v6 (barrenos) + T28 (U22 LCSC, pasta U17 50 %, stackup 7628 ENIG, conexion solida, cajetin)" --trailer "Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>" --trailer "Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx"
git push
cd ../..
git add 03-Architecture-Hardware/kicad
git -c diff.ignoreSubmodules=none commit -m "kicad: v6 T25 + T28" --trailer "Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>" --trailer "Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx"
git push
```

Qué cambia T28: U22 sin el código del AP64350 · pasta del EP de U17 al 50 % · conexión sólida en 114 pads de tierra · stackup JLC04161H-7628 + ENIG + control de impedancia · cajetín v6 y textos de serigrafía · clase RF a 0.35 mm. Los respaldos quedan en `.T25bak` y `.T28bak` (no se suben).

## 3. Sábado 24 — bloques A y B: el camino de la energía

**Michelle, ≈ 7 h.** Es el bloque más importante: por aquí pasa toda la energía de la tarjeta (hasta 2.5 A en 5 V y 3 A de batería).

![Bloques A y B: el camino de la energía hoy y la meta](img/2026-10-16_Drogheda_v6-Potencia_v1.0.png)

### 3.1 Fuente U22 (bloque A) { #31-fuente-u25-bloque-a }

1. **Nodo SW corto** (metas corregidas el 21-oct en la noche). ✅ **Hecho con T39 (22-oct):** 3.52 mm · 8.79 mm · 9.8 mm² · 60.8 mm² (56.5 con C99) · In1/In2 sin pistas ([estado, §6.2](v6-estado-21oct.md#62-metas-del-bloque-a)). Colocación: la **propuesta α** del [estado de la v6, §3.1](v6-estado-21oct.md#31-bloque-a-propuesta-corrige-la-rev-10). Quedó D32 girado 90° en (181.08, 121.75) y L5 en (192.18, 122.5), 0.08 mm al este de lo propuesto para no encimar a C105. Metas:
    - cátodo de D32 a **≤ 3.5 mm del pin 8** de U22, de orilla a orilla (hoy 13.0);
    - pad 1 de L5 a **≤ 9 mm del pin 8** (hoy 2.2): D32 va en medio;
    - cobre de `/SW_PWRIN` (pin 8 → C105.2 → D32.1 → L5.1) en **≤ 10 mm² fuera de los pads**. Los pads ya suman 33 mm², así que la meta anterior de «≤ 25 mm² en total» no se podía cumplir;
    - lazo por centros de pad C98 → U22 → D32 en **≤ 60 mm²** (hoy 115);
    - nada por In1 ni In2 debajo del nodo SW ni de L5.
2. **Capacitores de entrada.** C99 y C98 con su pad de `/VIN_PROT` a **≤ 2 mm del pin 2**. Con T39 están a 0.75 y 2.31 mm. C98 queda así: es la segunda, y C99 está pegada al pin 2. La tierra de C99, C98 y el ánodo de D32 ya es una sola isla sin cuellos; el EP de U22 se une por cuellos de menos de 1 mm, porque entre U22 y C105 no cabe el paso. Su pad de tierra va sobre la misma isla de F.Cu que el EP de U22 y el ánodo de D32: una sola isla, sin cuellos de menos de 1 mm. C91 (100 µF) puede quedar a ≤ 10 mm.
3. **Vías.** ✅ Con T39 (22-oct).
    - En el EP de U22 (3.2 × 2.5 mm): **6 vías** (2 × 3, paso 1.0 mm).
    - **≥ 4 vías GND** a ≤ 2 mm del ánodo de D32.
    - **≥ 2** junto a cada pad de tierra de C99/C98.
    - Después de T28 esos pads ya quedan sólidos a la zona.
4. **FB.** R107/R106 ya están junto al pin 5: **no moverlos**. La toma de 5 V para R107 sale de C101/C100 por una pista propia, lejos del nodo SW. ✅ Con T39 va por B.Cu, debajo de los planos de GND.
5. **Ignición.** D31 (TVS) junto a J19.3 (175.06, 134.99), con su tierra a una vía. R112 a **≤ 3 mm de J19.3** (hoy 8.4), solo en F.Cu. El tramo largo después de R112 (`/IGN_SENSE`) puede seguir por In2.
6. **Cobre muerto.** Borrar el tramo de 12.8 mm de `/24V` que va por In1 (rama de Q9, sin montar).

### 3.2 Camino L5 → R80 → Q7 → U17 (bloque B) { #32-camino-l22-rs1-q7-u6-bloque-b }

1. **C101/C100/C76 pegados a L5.2.** `/VEH5V` de L5.2 a R80.1 en **F.Cu de ≥ 2 mm** (o polígono). 🟡 Con T39, de L5.2 a R94.1 ya va de 2 mm; de R94.1 a R80 sigue de 1.0 mm. Borrar el tramo de **In1** (177.96, 104.09) → (177.96, 111.09) → (181.46, 114.59) y sus 2 vías.
2. **Q7 junto a R80 y a U17:** a **≤ 5 mm de los dos** (hoy está en (164.31, 97.49), a 10.6 mm de R80 y 18.8 mm de U17). `/VIN_SW` de R80.2 a los pines 1–3 de Q7 en **F.Cu de ≥ 2 mm**. Borrar los 22 mm de In2 entre (180.0, 104.89) y (161.83, 96.29) y sus 2 vías.
3. **Conservar el sensado Kelvin de R80.** Hoy está bien y no debe perderse al rehacer el cobre:
    - **VIN** (U17.6) llega por C87/C86 al pad 1 de R80.
    - **CLN** (U17.7) llega a la vía pegada al pad 2.
    - **Al quitar esa vía:** CLN sigue como pista propia de 0.25 mm hasta el pad 2, por el lado de adentro.
    - **Ninguna de las dos se une a la pista de potencia lejos del pad.** Si se une, aparece el defecto de la V5.5: la carga queda limitada a ≈ 1 A ([figura de V5.6/V5.7](img/2026-10-16_Drogheda_RS1-Kelvin_V5.6-V5.7_v1.0.png)).
4. **`/MAIN5V`** de los pines 5–8 de Q7 a los pines VSYS de U17 (1 y 24): **polígono de ≥ 2 mm**.
    - Pasa sobre C79, C80, C77 y C78, que van a **≤ 2 mm de los pines 1/24** con su tierra sobre el cobre del EP (hoy a 5–8 mm).
    - C81 también a ≤ 2 mm.
5. **`/IGATE`** (U17.15 → Q7.4) **≤ 8 mm en F.Cu** (hoy 36 mm por In1).
6. **R85/R86** (divisor BSTFB) a **≤ 3 mm de U17.18**; `/VFB_BST` en F.Cu (hoy 26 mm por In1); la rama de arriba toma el 5 V en los capacitores de VSYS. 🟡 **T39 (22-oct)** las llevó abajo de JP5. Están a 3.4 mm de U17.10 y a 6–7 mm de U17.18, y ya no hay `/VFB_BST` por In1 bajo la fuente. Falta acercarlas a U17.18 y quitar el tramo de In1 que queda debajo de U17.
7. **`/MAIN5V` hacia U4** (módem): **≥ 1.5 mm todo el camino** (hoy cuellos de 0.5 mm × 15 mm y 7.8 mm por In2).

### 3.3 Batería (bloque B)

1. **`/SW_BAT`** (U17.21/22 → L4.1): **polígono F.Cu de ≥ 2 mm**, compacto, sin el cuello de 0.3 mm. L4 a **≤ 5 mm** de los pines 21/22 (hoy 6.2). Para acercarlo se pueden recorrer TP12, R87, U19 y C102; U19 sigue a ≤ 5 mm del EP.
2. **`/BAT_PLUS`** (J12.1 → L4.2): **≥ 1.5 mm en F.Cu** (hoy 0.5 mm × 15 mm). La pista del pin BAT (U17.23) sale de L4.2/C82 como toma aparte (Kelvin).
3. **EP de U17: 9 vías** (3 × 3, paso 0.9 × 1.2 mm). T28 ya dejó la pasta al 50 % y las vías se pedirán rellenas y tapadas.
4. **In1 e In2 sin pistas a ≤ 5 mm de U17 y L4:** sacar de ahí `/VEH5V`, `/IGATE`, `/CHRG_FAULT`, `/CHRG_STAT`, `/VFB_BST`, `/MAIN5V`, I²C, `/F1_SEL` y `/CHRG_EN`.

### 3.4 Barrenos MH3 y MH4 (≈ 1 h) { #34-barrenos-mh4-y-mh6-1-h }

![Barrenos: qué hay que mover en MH3 y MH4](img/2026-10-16_Drogheda_v6-Barrenos_v1.0.png)

1. **MH3 (185.2, 90.3):** ✅ con T40 (22-oct, tarde; [estado, §7](v6-estado-21oct.md#7-t40-22-oct-tarde-mh4-libre)).
    - Desviar `/NTC` (In2) a **≥ 2.5 mm del centro**: ✅ a 2.55 mm, 0.95 mm de la orilla del barreno.
    - Sacar `/SIM_CLK`, `/SIM_RST` y la pista GND del **círculo de 4 mm**: ✅ en las caras solo queda GND.
    - Llevar **D18, D20 y D19** (ESD de la SIM) junto a J11 y sus resistencias de 22 Ω (B-09): **queda abierto.** T40 las sacó del barreno, pero del lado del módem. Leo decide D-22-4 ([estado, §7.2](v6-estado-21oct.md#72-las-tvs-de-la-sim-se-quedan-del-lado-del-modem-d-22-4)): (a) se quedan así, o (b) se pasan a `/SIMB_*`, pegadas a J11, con su vía de GND (recomendada; T41 o Michelle el sábado).
2. **MH4 (65.2, 135.3):** ✅ ya quedó con T38 (21-oct, noche): `/3V3` por B.Cu, a 4.06 mm del centro. Si la rondana no cabe, correr J17 1 mm al este.
3. **MH5 (195.2, 135.3):** ✅ con T39 (22-oct): D32 salió de ahí y se borraron las 2 vías de GND de (194.6, 133.7) y (196.2, 133.7).
4. **Regla nueva (T38):** el DRC ya marca cualquier cobre que no sea GND a menos de 4 mm del centro de un barreno, en F.Cu y B.Cu. En MH3 marca también `/SIM_DATA`.
5. **No mover los barrenos:** son los de la placa base de la V5.5.

### 3.5 Cierre del sábado

- [ ] DRC: **0 errores** y 0 sin conectar. Los de MH5 y el encime de C101 con L5 ya se fueron con T39, y los de MH3 con T40. Solo quedan los encimes de courtyard que son de margen: se excluyen al final ([estado, §3.3](v6-estado-21oct.md#33-cierre)).
- [ ] Ningún aviso de ancho de pista en `/VEH5V`, `/VIN_SW`, `/MAIN5V`, `/SW_BAT`, `/BAT_PLUS`, `/VIN_PROT`.
- [ ] Nada de potencia en In1/In2 entre L5, R80, Q7, U17, L4 y J12.
- [ ] Vías: EP de U17 = 9, EP de U22 = 6, D32 ≥ 4.
- [ ] Commit + push:

```bash
git commit -am "v6 FS1 sab: bloques A+B (U22, R80 Kelvin, Q7, U17, L4, batería) + MH3/MH4 libres"
git push
```

El domingo temprano, Claude revisa ese commit (series de cobre, Kelvin, distancias) y deja la lista en el grupo.

## 4. Domingo 25 — bloques C, D y E: módem, GNSS y Ethernet

**Michelle, ≈ 6 h.**

![Bloque C: la línea de RF del módem hoy y la meta](img/2026-10-16_Drogheda_v6-RF-LTE_v1.0.png)

### 4.1 RF del módem (bloque C)

1. **Borrar** el tramo de `/RF_LTE` en In1 y sus dos vías: (174.25, 58.25) y (194.27, 53.72).
2. **Rutear todo en F.Cu:** U6.60 → R9 (C19/C5 sin montar, en su lugar) → D8 → J8.
    - Línea coplanar de **0.35 mm con 0.20 mm de separación** a la tierra de F.Cu. Es la clase RF que deja T28; el ancho final se confirma en la calculadora de JLC: JLC04161H-7628, coplanar con tierra, capa 1 referida a la 2.
    - Lo más corta posible, sin esquinas de 90°.
    - Nada de pistas arriba o abajo de ella.
3. **El VBAT_MODEM cruza por B.Cu**, no la RF. Donde se crucen, el VBAT baja a un polígono de B.Cu de **≥ 3 mm** con **≥ 6 vías en cada lado**. C14–C18 se pueden recorrer, pero siguen a **≤ 3 mm de los pines 55–57**.
4. **In1 sólido** bajo toda la línea, con 3 mm libres a cada lado: ninguna pista de In1 en esa franja.
5. **Cerca de vías GND** a los dos lados, cada **≤ 3 mm**, a ≤ 1 mm de la orilla de la separación. **2 vías GND por pad de tierra de J8** (a ≤ 1 mm) y una en D8.2.
6. **Si no cabe:** con la decisión D-v6-3 (quitar la huella de K1) se libera el espacio al norte de U6 y J8 se puede acercar. Preguntar a Leo antes de mover J8.

### 4.2 Fuente del módem U4 y VBAT (bloque C) { #42-fuente-del-modem-u20-y-vbat-bloque-c }

1. **EP de U4: 6 vías.** Borrar el cuello GND de 0.25 mm entre U4.1 y U4.2 (pistas entre (142.5, 60.9) y (151.0, 62.1)); la tierra de C35/C36 llega al EP por cobre sólido.
2. **C44/C34 a ≤ 3 mm de U4.2** (hoy 4.6–4.8) y **C52** (220 µF) junto a U4.2 (hoy 5.8).
3. **R28/R27 a ≤ 2 mm de U4.5** (hoy 3.2), con el nodo FB corto (hoy 13.9 mm de `/FB_MODEM`). El sensado de 3.8 V sale de C13 por una pista propia.
4. **`/VBAT_MODEM`:**
    - Recorrido: polígono F.Cu de **≥ 3 mm** de L1.2 → C12 → C13 → C14–C18 → pines 55/56/57, llegando a los tres pines sin cuellos.
    - Hoy hay tramos de 0.5 mm y 6 mm por In1.
    - **C13 a ≤ 5 mm** de los pines (hoy 6.6) y **C4 a ≤ 3 mm** de L1.2 (hoy 4.3).
5. **TP5 a 2.54 mm de TP6** (para puentearlos con pinzas), más un pad GND a ≤ 10 mm de TP6. Serigrafía «BOOT: TP6–1V8 (alt: TP6–GND)».

### 4.3 GNSS (bloque D) y Ethernet U7 (bloque E) { #43-gnss-bloque-d-y-ethernet-u12-bloque-e }

1. **C70 a ≤ 2 mm del pin 1 de U25**, en la misma capa (hoy está en (78.2, 100.1), a 26 mm). Su tierra con vía a ≤ 1 mm.
2. **`/ANT_BIAS` a ≥ 1 mm de la línea RF** (hoy 0.49), con una franja de tierra cosida entre las dos.
3. **RF del GNSS:** misma regla de 0.35/0.20, cerca de vías y **2 vías GND por pad de tierra de J13**.
4. **`/SW_IN` y `/SW_5V` fuera de In1.** Hoy `/SW_IN` va 130 mm por In1 desde F1 (171.4, 44.3) hasta Q11, y `/SW_5V` 9.7 mm. Opción recomendada: llevar **F1 junto a Q11** (isla GNSS) y traer `/SYS5V` por B.Cu (o In2) con ≥ 0.6 mm. Así `/SW_IN` queda corto.
5. **TP9** (RESET_N del F9P) junto a U18.49, con un pad GND cerca (hoy a 36 mm). Menor.
6. **U7 (3V3 de Ethernet):**
    - D12 a **≤ 2 mm del pin 1**, con su ánodo en la tierra de C55 (hoy 11.6).
    - L2 a **≤ 5 mm** (hoy 15.3).
    - `/ETH_FB` **≤ 5 mm en F.Cu** (hoy 28 mm por In1).
    - **6 vías** en el EP.
    - Uniones de tierra de 0.2 mm → polígono.

### 4.4 Cierre del domingo

- [ ] DRC: 0 errores, 0 sin conectar; sin avisos de ancho en `/VBAT_MODEM`.
- [ ] `/RF_LTE` y `/RF_ANT_LTE` solo en F.Cu, 0 vías; In1 sólido debajo.
- [ ] Vías: EP de U4 = 6, EP de U7 = 6, J8 y J13 con 2 por pad.
- [ ] Commit + push:

```bash
git commit -am "v6 FS1 dom: bloques C (RF LTE F.Cu, U4, VBAT) + D (GNSS) + E (U7)"
git push
```

**Domingo en la noche, Claude:** re-auditoría del commit del domingo. Los pendientes del fin de semana pasan al sábado 31.

## 5. Entre semana (26–30 oct)

### 5.1 Leo (lunes 26): decisiones

Las seis de la [auditoría, §7](v6-auditoria-produccion-16oct.md#7-decisiones-para-leo). Las que cambian trabajo del fin de semana:

- **D-v6-1:** strap en PA9; si es sí, Claude lo pone en el esquemático el martes 27 y Michelle hace *Actualizar PCB* el sábado 31.
- **D-v6-3:** quitar la huella de K1.
- **D-v6-4:** serigrafía.

### 5.2 Adriana / Leo: pre-órdenes (ya) y cotización

- [ ] **Pre-órdenes en JLC:** THVD1410DR (C2671345), TPS7A2033PDBVR (C2862740) y J11 (C2977286). Tardan días en llegar al almacén de JLC: si no se piden ya (lun 19 o mar 20-oct), el pedido del 2-nov se atrasa.
- [ ] **Cotizar** 20 tarjetas con las opciones del pedido:
    - 4 capas, 1.6 mm;
    - JLC04161H-7628 **con control de impedancia** y **ENIG**;
    - cobre interno de 1 oz (confirmar el nombre del stackup);
    - vías **Epoxy Filled & Capped**;
    - ensamble estándar con **rayos X**.
- [ ] **Comprar aparte:**
    - conectores hembra 15EDGK-3.5-03P (2 por tarjeta);
    - pigtails U.FL → SMA hembra de mampara (2 por unidad + repuestos);
    - para el banco de firmware, una **tarjeta de evaluación A7670SA** (si no hay una en la oficina).

### 5.3 Aldair: preparar el pedido

Revisar existencias de U18 (C5120257), U6 (C18548276), U14 (C57156) y R85 (C177479). Tener lista la cuenta con las pre-órdenes. El lunes 2-nov sube los archivos que le pase Claude y revisa:

- U22 = **C524806** en el BOM;
- TP y JP no aparecen;
- rotaciones correctas en la vista previa de JLC (sobre todo U17, U18, U6, U12, U16);
- rayos X en U17, U18 y U6.

### 5.4 Claude

- **Re-auditoría** del commit del domingo (lunes 26 temprano).
- **T29a**, probado con DRC sobre ese commit:
    - arreglos de vías GND bajo U6 (≥ 30, en los huecos de 1.7 mm entre pads de 2.1 mm) y bajo U18 (≥ 24, en los centros entre pads);
    - vías en los pads de tierra de J13/J8/D8 si faltan;
    - pasar a B.Cu las pistas de In1 que se puedan mover sin choque.
- **T29b:** costura general de tierra (meta ≥ 400 vías, ningún punto a > 5 mm de una vía). Se corre el domingo 1-nov, cuando el ruteo ya no cambia.
- **Cambios de esquemático** (ERC 0), para que Michelle haga *Actualizar PCB* el sábado 31:
    - quitar J2/J4 y sus 6 piezas (ya decidido el 9-oct);
    - el strap de PA9, si D-v6-1 es sí.

### 5.5 Jesús

Preparar el banco de la v6 con la lista del §8. Pedir a tiempo lo que falte: carga electrónica, cámara térmica, pinza de corriente DC y atenuador/cable para la prueba de desensibilización G3.

## 6. Sábado 31 — bloques F, G y H1: pares, puertos, In1 y cristales

**Leo, 8:00:** correr T29a (KiCad cerrado), revisar el DRC y subir. **Michelle, ≈ 7 h**, después del `git pull`. Lo primero: *Actualizar PCB desde esquemático*, con «Eliminar huellas sin símbolo» marcado. Solo deben borrarse J2, J4, R14, C9, D4, R15, C28 y D6, y agregarse el strap de PA9 si se aprobó. Si propone otra cosa (por ejemplo, borrar los MH), cancelar y avisar a Leo.

![Tierras: el plano In1 y las vías GND](img/2026-10-16_Drogheda_v6-Tierras_v1.0.png)

### 6.1 Pares diferenciales (bloque F)

1. **Ethernet** (U1 ↔ J9). Hoy TXP va por In1 y TXN por F.Cu (par partido); RXP y RXN van por In1 a 0.5 mm. Cada par debe ir **junto y en F.Cu**, con impedancia diferencial de 100 Ω: ≈ 0.20/0.15 mm en 7628, a confirmar en la calculadora de JLC. Usar ≤ 1 par de vías y no cruzar huecos del plano.
2. **USB del módem** (J16 → U24 → U6.27/28). Hoy lleva 8–11 mm por In1 y 1–2 vías. Debe ir **solo en F.Cu** (90 Ω), pasando por los pads de U24 sin ramales, con ≤ 1 par de vías.

### 6.2 Puertos serie (bloque G)

1. **D23 (SM712) a ≤ 5 mm de J15** (hoy 24 mm). A y B pasan por D23 antes de seguir a U12 (J15 → D23 → U12). D23.3 lleva 2 vías GND.
2. **R75/R74** (sin montar) junto a J15. A/B ruteados como par, a ≥ 0.5 mm de otras redes.
3. **Menores:** R73 a ≤ 3 mm de U16.12 (hoy 5.7); C66 a ≤ 2 mm de U11.5 (hoy 3.0); C73 a ≤ 2 mm de U14.8 (hoy 2.6).

### 6.3 In1 y cristales (bloque H1)

1. **Lo que T29a no pudo mover**, en este orden: `/SW_IN` (si no se resolvió el domingo), `/MAIN5V`, `/VEH5V`, `/KCOIL` (cobre de K1 sin montar), `/USART6_TX/RX`, `/DOUT_4G`, `/CHRG_*`, `/SER_RXB`, `/I2C_SDA/SCL`, `/BOOT0`, `/MODEM_STATUS`, `/3V3_GNSS`, `/ETH_*`. Destino: B.Cu, o In2 si no cabe.
2. **Meta:** In1 con ≤ 3 islas y nada bajo:
    - la línea RF del LTE y J8;
    - U6, U18 y J13;
    - los cristales;
    - los pares USB y Ethernet;
    - los nodos SW de U22, U4 y U7.
3. **Cristales:**
    - Y2 (25 MHz del MCU) a **≤ 5 mm** de PH0/PH1 (meta 3; hoy 7.0).
    - Y1 a ≤ 3 mm de U1.30/31 (hoy 5.8).
    - **Nada de capa interna ni de B.Cu bajo Y1–Y4** (hoy hay pistas bajo los cuatro).

### 6.4 Cierre del sábado 31

- [ ] DRC: 0 errores, 0 sin conectar.
- [ ] In1: ≤ 3 islas; nada bajo RF, módulos, cristales y pares.
- [ ] Pares Ethernet y USB del módem solo en F.Cu.
- [ ] Commit + push:

```bash
git commit -am "v6 FS2 sab: bloques F (pares) + G (puertos) + H1 (In1, cristales)"
git push
```

## 7. Domingo 1-nov — bloque H2 y puerta de salida

**Leo, 8:00:** correr T29b (costura de tierra), revisar el DRC y subir. **Michelle, ≈ 5 h**, después del `git pull`.

1. **Serigrafía** según D-v6-4:
    - ✅ **Hecho con T44 (22-oct, `bd27501`):** todos los designadores a 0.8 × 0.15 mm junto a su pieza, sin ocultar pasivos (D-22-9 (b)). Falta: los 12 sobrantes y «IGN 12-24V» ([T44, §3](v6-t44-serigrafia.md#3-los-que-no-caben)), y volver a correr T43 + T44 al final de este domingo.
    - ✅ **Regla de texto del `.kicad_dru`:** ya en 0.8/0.15 en las dos caras (T44, L-3).
    - **Nombres en cada conector (L-59):** «VIN 9-36V · GND · IGN · GND · NC», «RS-485 A+ B− GND», «RS-232 TX RX GND», «BATT», «FAN», «CUTOFF», «5 V ONLY, BENCH», «MODEM USB», «DFU», «UART-B TTL 3V3».
    - **Revisar en 3D** las marcas de polaridad de D34, D8 y Q9.
2. **Tres fiduciales** (cobre de 1.0 mm, abertura de máscara de 2.0 mm) en tres esquinas libres.
3. **Fila de pads de depuración** TP4 (SWDIO), TP8 (SWCLK), TP7 (NRST), TP2 (GND), TP1 (3V3) y TP3 (TX de PA9), en línea recta a 2.54 mm, con serigrafía (L-56).
4. **Puerta L-48:**
    - [ ] 0 errores, 0 sin conectar; avisos de ancho solo en redes aceptadas.
    - [ ] Vías GND ≥ 400; ninguna celda de 20 mm sin vía; todo pad de tierra de U6/U18/U4/U22/J13/J8 con vía a ≤ 2 mm.
    - [ ] EP con vías: U17 = 9, U22 = 6, U4 = 6, U7 = 6. `/SW_BAT` ≥ 2 mm.
    - [ ] Líneas RF a 0.35/0.20 (o lo que diga JLC), con cerca ≤ 3 mm.
    - [ ] Ninguna red HV24 en capa interna a < 0.5 mm de cobre de bajo voltaje.
5. **Commit + push y avisar a Claude.**

**Domingo en la tarde, Claude:** re-auditoría final con el mismo método, más DRC con paridad y revisión de BOM/CPL. Con Fabrication Toolkit genera Gerber, BOM y CPL y deja el paquete para Aldair en `03-Architecture-Hardware/`. **Si la re-auditoría no da bloqueantes: G1.**

## 8. Banco del piloto (Jesús, fin de semana 21–22 nov; antes si llegan antes)

Al recibir: **U17 con lupa** en cada tarjeta, antes de energizar (puentes entre pines, bolitas de soldadura en el borde del EP).

Pruebas (las 17 del §10 del [plan de corrección](v6-plan-correccion.md#10-validacion-en-banco-cuando-lleguen-las-tarjetas), más estas):

| # | Prueba | Pasa si |
|---|---|---|
| 1 | `/VEH5V` con 24 V y con 12 V de entrada | 5.18–5.46 V |
| 2 | Límite de entrada con TP11 (CLPROG): relación (V_TP11/32)/V_R80 | ≈ 1.0 (Kelvin bien) |
| 3 | Carga: pinza DC en el cable del paquete | 1.32–1.48 A |
| 4 | Cámara térmica U17/L4: 1 h a 1.4 A de carga y 1 h a 2.3 A de respaldo | sin ciclado térmico |
| 5 | Cámara térmica U22/D32 a plena carga | registrar |
| 6 | Ciclo de 10 s en batería × 20 (paquete al 20–30 %, y otra vez a ≥ 45 °C) | NMEA < 30 s, RTCM < 90 s, el servidor ve la unidad, el MCU no se reinicia |
| 7 | G3: C/N0 del F9P con el módem en reposo y transmitiendo | registrar la caída; meta ≤ 3 dB |
| 8 | Ethernet (los 2 LEDs), RS-485 (bus libre en reset y DFU; lazo a 9 600 y 115 200), RS-232, USB del módem y DFU | todos funcionan |

## 9. Firmware de la v6 (Leo + Claude, fines de semana 7 y 14 de nov, y entre semana)

Sin firmware la v6 no reemplaza al ArduSimple ni al 4G NTRIP Master. Hasta que lleguen las tarjetas, el banco de firmware es:

- una Blackpill STM32F411 (el mismo MCU);
- una tarjeta de evaluación A7670SA;
- un simpleRTK2B (ZED-F9P), con los pines de `board_v6.h`.

| Hito | Qué | Listo cuando |
|---|---|---|
| **FW-1** (sáb 7) | `board_v6.h` desde el mapa de pines; arranque seguro (PC10, PC8, PC11, PA1, PB5, PA15, PA6, PB0 y PD2 en bajo antes que nada); identificación de tarjeta (D-v6-1); consola | arranca sin manejar pines exclusivos de otra tarjeta |
| **FW-2** (dom 8) | A7670SA: `MODEM_PWR_EN` → ≥ 100 ms → PWRKEY → STATUS → AT a 115 200; registro LTE; solo LTE en batería (`AT+CNMP=38`); RSSI en `$PHLG` | el módem registra solo y se recupera de un corte |
| **FW-3** (semana + sáb 14) | Cliente NTRIP por AT (TCP al caster, GGA de subida, RTCM al F9P por USART2); NMEA al servidor por UDP; reconexión de LTE y de NTRIP; parámetros desde la plantilla (el archivo real nunca va al repositorio ni al sitio) | RTK fijo en banco con el caster de Helgen y el servidor recibe a 1 Hz |
| **FW-4** (dom 15) | Configuración del F9P al arrancar; ciclo de 10 s en batería; `ETH_PWR_EN` y Ethernet de campo; SC16IS752 (RS-485 con EFCR = 0x10, RS-232); SC7A20 (WHO_AM_I = 0x11); TMP102 0x48/0x49; NTC de la celda; ignición por ADC; `$PHLG` | pasa en banco las pruebas 6 y 8 del §8 |
| **FW-5** (21–22 nov) | En las tarjetas del piloto: todo lo anterior + correcciones | **G2** |

Lo que no se termine en esas fechas mueve G2, no el pedido del piloto.

## 10. Qué queda fuera de este plan

- **V5.6 y V5.7:** siguen su propio plan entre semana (la [pasada 4](v56-v57-layout-pasada-4.md), los 5 prototipos de cada una y el firmware 0.7.0).
- **Homologación IFT de la v6:** trámite en paralelo (Leo / Adriana). Puede retrasar la salida a campo aunque el piloto pase el banco.
- **Pedido de las 130** (y las 200 para República Dominicana): después de G2, con el BOM y las existencias de ese día.