---
title: "Auditoría de producción — EinarBoard v6 (16-oct-2026)"
tags: [project-drogheda, hardware, hbox, einarboard, v6, auditoria, produccion, pedido, layout]
project: Project Drogheda
author: Helgen Technologies (auditoría: Claude; revisión: Leo)
date: 2026-10-16
version: 1.0
status: ACTIVO — auditoría de la v6 sobre el commit 2612891 (Michelle, 16-oct 13:56) · el plan de trabajo está en «Plan de fines de semana v6»
audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM)
---

# Auditoría de producción — EinarBoard v6 · 16-oct-2026

**La pregunta (Leo, 16-oct 16:30):** «¿Y la v6? Haz la auditoría y agrega instrucciones: vamos a trabajar los fines de semana para dejar la tarjeta lista para producción.»

**Archivo auditado:** proyecto `hbox-watchdog-v6` en HBox_PCB, commit `2612891` (Michelle, 16-oct 13:56, después de `57e480d` «changes complet v6»). PCB `87df1036…`, esquemático `d58a89ba…` (el verificado del 28-sep; no cambió). Se trabajó sobre copias en `kicad/_to_delete/audit-20261016/v6d/`; el archivo de trabajo no se tocó.

!!! note "19-oct: sin cambios en los bloqueantes"
    El commit del sábado 17 (`00a9af4`) solo agregó 15 vías de tierra (81 → 96) y mejoró la cobertura de In1 bajo la RF LTE. Todo lo de esta auditoría sigue vigente; T25 y T28 se volvieron a probar sobre `00a9af4` y aplican igual. El plan de fines de semana se recorrió una semana: [**rev. 1.1**](v6-plan-fines-de-semana.md) (24–25 oct y 31 oct–1 nov). Detalle: [re-auditoría del 19-oct, §8](re-auditoria-19oct.md#8-v6).

**El plan para cerrarla** está en un documento aparte: [**▶ Plan de fines de semana — v6 lista para producción**](v6-plan-fines-de-semana.md).

!!! danger "Veredicto: la v6 todavía no se puede mandar a fabricar"
    **Lo que ya está.** El ruteo está completo: DRC con **0 errores y 0 sin conectar**, y la paridad con el esquemático está limpia (solo los 19 PWR_FLAG, que no llevan huella). Las piezas nuevas de la pasada de esquemático del 28-sep ya están en la tarjeta, F2 va primero, el 24 V y la ignición cruda ya no van por capas internas, JP2 quedó en LFP, J10 tiene sus LEDs y su pin 8 bien, y el módem y el GNSS quedaron en extremos opuestos (109 mm).

    **Lo que falta.** Casi toda la lista L-1…L-67 del 28-sep sigue abierta. Los bloqueantes:

    1. **U25 todavía trae el código del chip equivocado** (`LCSC Part` = AP64350 de 40 V): JLC lo montaría detrás de un TVS de 53 V.
    2. **No hay barrenos de montaje** (la actualización del 16-oct los borró) y MH4 cae encima de D23/D24.
    3. **El 5 V de toda la tarjeta pasa por capas internas de 0.5 mm** (L22 → RS1 → Q7), con una sola vía en cada cambio de capa.
    4. **Cargador U6:** `/SW_BAT` y `/BAT_PLUS` de 0.5 mm y **una sola vía en el EP** (meta 9).
    5. **Fuente U25:** L22 a 13 mm del pin SW y **cero vías en el EP**.
    6. **La RF del módem va 22 mm por In1** —la capa que debería ser tierra sólida— con 2 vías.
    7. **81 vías de GND** (meta ≥ 400): 1 bajo el módem y 0 bajo el GNSS; In1 cortado por 1 681 mm de pistas.
    8. **Stackup genérico** (sin 7628, sin ENIG, sin control de impedancia): las líneas de RF no son de 50 Ω.

    **Cuánto falta.** ≈ 4 días de layout de Michelle (dos fines de semana), un script mecánico que ya está listo y probado (T28), el firmware de la v6 —que no existe— y la homologación IFT.

!!! success "Lo que se arregla el sábado a primera hora con scripts (ya probados en una copia)"
    - **T25 `--set v6`** regresa los 5 barrenos (MH4, MH5 y MH6 de la placa base de la V5.5, más MH7 y MH8 en las esquinas de la v6).
    - **T28** hace todos los cambios mecánicos:
        - borra el código equivocado de U25;
        - baja la pasta del EP de U6 al 50 % (regla DFM del 8-oct);
        - deja con conexión sólida 114 pads de tierra de potencia y RF;
        - pone el stackup JLC04161H-7628 con ENIG y control de impedancia;
        - ajusta la clase RF a 0.35 mm;
        - corrige cajetín y textos de serigrafía.
    - **Resultado del DRC en la copia** (con las zonas rellenadas): los únicos errores nuevos son los 16 de MH4 (D23/D24 dentro del barreno y `/NTC` por In2), que Michelle libera el mismo sábado.

![Mapa de la v6: dónde está el trabajo que falta](img/2026-10-16_Drogheda_v6-Mapa-Pendientes_v1.0.png)

## 1. Resumen por bloque

Las letras son los bloques del [plan de fines de semana](v6-plan-fines-de-semana.md). «Meta» = la lista del 28-sep ([plan de corrección](v6-plan-correccion.md)).

| Bloque | Hoy (medido en el cobre) | Meta | Gravedad |
|---|---|---|---|
| **A · Fuente U25 y entrada** | `LCSC Part` = C2071691 (AP64350, 40 V) junto a `LCSC` = C524806 | solo C524806 | **Bloqueante** → T28 |
| | L22 a 13.2 mm del pin SW; D34 a 3.8 mm; C149 a 6.8 mm del pin VIN (C150 a 2.9) | L22 ≤ 5 · D34 2–3 · Cin ≤ 2 | **Bloqueante** |
| | EP de U25 sin vías; 0 vías GND junto a D34 y a la tierra de C149/C150 | 6 en el EP · ≥ 4 en D34 · ≥ 2 por Cin | **Bloqueante** |
| | nodo SW de 44 mm² | ≤ 25 mm² | Importante |
| | FB: R121/R122 a 0.9 mm del pin 5 | ≤ 3 mm | ✅ (mejor que la V5.7) |
| | D35 a 14 mm de P1.3; Rig1 a 8.4 mm | D35 en P1.3 · Rig1 ≤ 3 mm | Menor (la ignición cruda ya va solo por F.Cu) |
| | cobre de la rama sin montar: `/24V` 30 mm (12.8 mm por In1), `/SW_FAN` 27 mm | nada en In1 | Menor |
| **B · Cargador y camino de 5 V** | `/VEH5V` L22 → RS1: **12 mm por In1 a 0.5 mm**, 2 vías | ≥ 2 mm en F.Cu | **Bloqueante** |
| | `/VIN_SW` RS1 → Q7: **22 mm por In2 a 0.5–0.8 mm**; Q7 a 10.6 mm de RS1 y 18.8 mm de U6 | ≥ 2 mm F.Cu · Q7 ≤ 5 mm | **Bloqueante** |
| | RS1: VIN llega al pad 1 y CLN a la vía pegada al pad 2 → casi Kelvin (error de pocos %) | conservarlo al rehacer `/VIN_SW` | ✅ (cuidarlo) |
| | `/SW_BAT` 0.5 mm × 13 mm con cuello de 0.3 | polígono ≥ 2 mm | **Bloqueante** |
| | `/BAT_PLUS` P3 → L6 0.5 mm × 15 mm | ≥ 1.5 mm | **Bloqueante** |
| | EP de U6: 1 vía | 9 | **Bloqueante** |
| | C32/C33/C161/C162 a 5–8 mm de VSYS; C34 a 3.2 | ≤ 2 mm | Importante |
| | R53/R54 (BSTFB) a 20–22 mm; `/VFB_BST` 26 mm y `/IGATE` 36 mm por In1 | ≤ 3 mm · F.Cu · IGATE ≤ 8 mm | Importante |
| | `/MAIN5V` U6 → U20: cuellos de 0.5 mm (15 mm) y 7.8 mm por In2 | ≥ 1.5 mm | Importante |
| | In1 bajo U6/L6: `/VEH5V`, `/IGATE`, `/CHRG_FAULT`, `/CHRG_STAT`, `/VFB_BST`, `/MAIN5V` | sólido ≥ 5 mm | Importante |
| | C30/C31 junto al VIN; C35 junto a L6; U29 a 3.7 mm del EP; JP2 2-3 | — | ✅ |
| **C · Módem: RF LTE, U20, VBAT** | RF LTE **21.9 mm por In1** con 2 vías; bajo la parte de F.Cu, In1 cubre solo 26–42 %; 0–1 vías de cerca; J13 sin vías GND | todo en F.Cu, CPWG sobre In1 sólido, cerca ≤ 3 mm | **Bloqueante** |
| | líneas de 0.5 mm con 0.3 de separación ≈ 43 Ω en 7628 | 0.35/0.20 ≈ 50 Ω | Importante |
| | U20: EP sin vías; sigue el cuello GND de 0.25 mm entre U20.1 y U20.2; C163/C164 a 4.6–4.8 mm, C165 a 5.8 | 6 vías · sin cuello · ≤ 3 mm | Importante |
| | VBAT_MODEM con cuellos de 0.5 mm y 6 mm por In1; C131 a 6.6 mm de los pines | polígono ≥ 3 mm · C131 ≤ 5 | Importante |
| | U31 entre U19 y U20; R148 en lugar de K1; C166 a 2.1 mm de L20 | — | ✅ |
| | TP12 a 7.6 mm de TP8 | 2.54 mm | Menor |
| **D · GNSS** | C176 a **26 mm** de U28.1 | ≤ 2 mm | Importante |
| | `/ANT_BIAS` a 0.49 mm de la línea RF | ≥ 1 mm con tierra cosida | Importante |
| | `/SW_IN` (5 V del GNSS, desde F1) **130 mm por In1**; `/SW_5V` 9.7 mm por In1 | 0 mm en In1 | Importante |
| | RF GNSS 0.5/0.3 (≈ 43 Ω); 2 vías de cerca; J12 con 1 vía | 0.35/0.20 · cerca · 2 vías por pad | Importante |
| | U28 junto a L21/J12; U27 a 3.5 mm de U18.26; Q1/Q5 ya en la isla GNSS; In1 99 % bajo la línea | — | ✅ |
| **E · Fuente de Ethernet U12** | D11 a 11.6 mm, L8 a 15.3 mm, `/ETH_FB` 28 mm por In1, EP sin vías | D11 ≤ 2 · L8 ≤ 5 · FB ≤ 5 en F.Cu · 6 vías | Importante |
| | C101 a 0.6 mm; R87/R88 a 2.5 mm; R139/R140 junto a sus pines | — | ✅ |
| **F · Pares diferenciales** | Ethernet: TXP por In1 y TXN por F.Cu (par partido); RXP/RXN juntos pero por In1 a 0.5 mm | cada par junto, en F.Cu, 100 Ω | Importante |
| | USB del módem (J9 → U19): 55 mm en F.Cu + 8–11 mm por In1, 1–2 vías | solo F.Cu, ≤ 1 par de vías | Importante |
| | USB DFU (J11) todo en F.Cu; U30 a 1.9 mm de J9; D14–D16 junto a J11 | — | ✅ |
| **G · Puertos serie** | D39 (TVS del RS-485) a 24 mm de P11; R145/R146 (sin montar) a 28 mm | ≤ 5 mm | Importante |
| | U32 a 0.6 mm de U14; C84–C89; Y2 a 4.6 mm de U10; R82/JP5 junto a P11 | — | ✅ |
| | R147 a 5.7 mm de U15.12; C175 a 3.0 mm; C81 a 2.6 mm | ≤ 3 / ≤ 2 | Menor |
| **H · Tierras, planos, fabricación** | **81 vías GND**: 1 bajo U19, 0 bajo U18; 6 de 35 celdas de 20 mm sin vías; solo 25 % de la tierra de F.Cu a ≤ 5 mm de una vía (máx. 28.8 mm) | ≥ 400 · ≥ 30 · ≥ 24 · 0 celdas | **Bloqueante** |
| | In1: 1 681 mm de pistas de 49 redes, 8 islas, 19 % vacío (el 28-sep eran 1 572 mm) | ≤ 3 islas; nada bajo RF, módulos, cristales y pares | Importante |
| | stackup genérico (dieléctricos de 0.48 mm, εr 4.5), sin acabado, sin control de impedancia | JLC04161H-7628, ENIG, control de impedancia | **Bloqueante** → T28 |
| | pasta del EP de U6 al 65 % | ≤ 50 % (regla DFM del 8-oct) | **Bloqueante** → T28 |
| | Y3 a 7.0 mm del MCU; Y1 a 5.8 mm del W5500; pistas de capa interna bajo Y1, Y2, Y3 y Y4 | ≤ 3 (aceptable ≤ 5) · nada abajo | Importante |
| | 345 de 350 referencias a 0.5 × 0.1 mm; cajetín «Rev 3.0»; «EINARBoard 4.0» y «4G NTRIP RESET» en la serigrafía | ≥ 0.8 × 0.15; v6 | Menor (los textos, con T28) |
| | sin fiduciales; pads de depuración TP3–TP9 dispersos | 3 fiduciales; fila a 2.54 mm | Menor |
| | 149 avisos de ancho de pista, todos en redes de potencia | solo los aceptados | (se van con A, B y C) |
| | vías tapadas en las dos caras; TP/JP fuera de BOM y CPL; todas las piezas montadas con código LCSC; MWSA0804S en L6/L8/L20 | — | ✅ |
| **Barrenos** | **no hay ninguno** (los borró la actualización del 16-oct) | MH4, MH5, MH6 + MH7, MH8 | **Bloqueante** → T25 |
| | MH4 cae sobre D23/D24; `/NTC` (In2) a 0.35 mm del centro; SIM_CLK/SIM_RST y una pista GND dentro del círculo de 4 mm | mover | **Bloqueante** (sábado) |
| | MH6: pista `/3V3` a 3.0 mm; H4 a 3.2 mm | ≥ 4 mm | Importante |

## 2. Lo que ya está bien (no hay que tocarlo)

- **Ruteo y paridad.** 0 errores, 0 sin conectar; paridad limpia. ERC del esquemático: 0 errores (135 avisos, la misma base del 28-sep).
- **Entrada.** P1.1 → F2 (3 A, en porta-fusible) → D10 ∥ Q23, como pide V1-01: con P1 al revés se funde F2 y se cambia sin soldar. `/24V_IN` solo por F.Cu (1.5 mm). `/IGN_IN` (ignición cruda) solo por F.Cu (18.5 mm); el tramo largo es `/IGN_SENSE`, ya limitado por Rig1.
- **Química LFP.** JP2 = `SolderJumper-3_Bridged23` con `/F2_SEL` a GND: flotación de 3.50 V (L-67).
- **Piezas nuevas en su lugar:** U27 a 3.5 mm de U18.26; U28 junto a L21/J12; U29 a 3.7 mm del EP de U6; U30 a 1.9 mm de J9; U31 entre U19 y U20; U32 a 0.6 mm de U14; R139/R140 junto a sus pines; D36–D38 a 2.6–3.7 mm de P6–P8; JP6 junto a P5.
- **Puertos.** J10: pin 8 a GND, pin 12 = ánodo y pin 11 = cátodo del LED amarillo (L-52, L-66). U15 en SOIC angosto con C85–C89 pegados. P11, P12 y J10 montados.
- **GNSS.** Q1/Q5/R1/R2 ya en la isla del GNSS (`/SW_5V` bajó de 181 mm a 30 mm). Línea RF solo en F.Cu, con In1 al 99 % debajo. U18 y U19 a 109 mm, J12 y J13 a 152 mm.
- **U25.** Divisor de FB a 0.9 mm del pin (en la V5.7 estaba a 22 mm).
- **Fabricación.** Vías tapadas en las dos caras; TP y JP excluidos de BOM y CPL; ninguna pieza montada sin código LCSC; inductores con la huella MWSA0804S.

## 3. Bloqueantes, uno por uno

### 3.1 U25 se montaría como AP64350 (H-04)

**Qué pasa.** La huella de U25 en el PCB todavía trae el campo `LCSC Part` = C2071691 (AP64350, 40 V) además de `LCSC` = C524806 (TPS54360B, 60 V). Fabrication Toolkit lee primero `LCSC Part`.

**Por qué importa.** Los dos chips tienen el mismo pinout: la tarjeta pasa el banco y falla en campo con el primer transitorio de más de 40 V (el TVS D32 recorta a ≈ 53 V).

**Corrección.** T28 borra el campo. **Verificación:** en el BOM de Fabrication Toolkit, U25 = C524806.

### 3.2 Barrenos (G-01)

**Qué pasa.** No hay ningún barreno: «Actualizar PCB» del 16-oct borró MH5–MH8 porque no eran «solo de tarjeta». La v6 debe atornillarse en la placa base de la V5.5 (decisión D11).

**Corrección.**

- **T25 `--set v6`** los regresa como piezas «solo de tarjeta», que ya no se borran: MH5 (65.2, 45.3), MH6 (65.2, 135.3) y **MH4 (185.2, 90.3)** —el barreno real de la V5.5; el 193.2 del plan del 28-sep era el ancla de la huella—, más MH7 (195.2, 45.3) y MH8 (195.2, 135.3). Todos de 3.2 mm, con máscara de 6 mm.
- **MH5, MH7 y MH8** caen limpios.
- **En MH4 hay que mover** D23 y D24 (quedan dentro del barreno), D25, `/NTC` por In2 (pasa a 0.35 mm del centro), SIM_CLK, SIM_RST y una pista GND.
- **En MH6**, la pista `/3V3` está a 3.0 mm.

Detalle en la figura de barrenos del [plan](v6-plan-fines-de-semana.md#34-barrenos-mh4-y-mh6-1-h).

**Abrazadera del disipador del módem.** El plan del 28-sep pedía además dos barrenos para la abrazadera junto a U19. En V5.6 y V5.7 la abrazadera se quitó el 16-oct (MH11): decisión D-v6-2 abajo.

### 3.3 Camino de 5 V por capas internas (A-07, L-19)

**Qué pasa.**

- **`/VEH5V`, de L22 a RS1:** 14 mm en F.Cu a 1.0 mm + **12 mm por In1 a 0.5 mm**, con 2 vías en serie.
- **`/VIN_SW`, de RS1 a Q7:** **22 mm por In2 a 0.5–0.8 mm**, con 2 vías.
- **Q7 está lejos:** 10.6 mm de RS1 y 18.8 mm de U6.
- **Sensado de RS1: está bien.** VIN (U6.6) llega por C31/C30 al centro del pad 1, donde también entra la pista de potencia. CLN (U6.7) llega a la vía de (180.00, 104.89), cuyo anillo se funde con el pad 2: la diferencia es de unas décimas de mΩ, unos pocos % del límite. No tiene el defecto de la V5.5 (≈ 1 A).

**Por qué importa.**

- **Corriente.** Por ese camino pasa todo el 5 V de la tarjeta: hasta 2.5 A, el límite de RS1. Un tramo interno de 0.5 mm aguanta ≈ 0.7 A con cobre interno de 1 oz (≈ 0.44 A con 0.5 oz) para +10 °C, así que a 2.5 A se calienta muy por encima de lo aceptable.
- **Caída.** A 2.5 A es de ≈ 85 mV en esos dos tramos con cobre interno de 1 oz (≈ 150 mV con 0.5 oz), y toda la corriente cambia de capa por **una sola vía** de 0.8/0.3 mm en cada extremo.
- **Ojo al rehacerlo.** Al quitar la vía de (180.00, 104.89), CLN tiene que seguir llegando al pad 2 de RS1 por su propia pista. Si se une a la pista de potencia lejos del pad, aparece el defecto de la V5.5: el LTC4040 mide también la caída del cobre y corta la entrada en ≈ 1 A (§4 de la [auditoría V5.6/V5.7/v6](auditoria-produccion-16oct.md#4-comun-a-v55-v56-y-v57-el-limite-de-entrada-del-ltc4040-quedo-en-1-a)).

**Corrección.**

- **Rutas:** las dos en F.Cu de ≥ 2 mm, sin vías.
- **Q7:** a ≤ 5 mm de RS1 y de U6.
- **Sensado:** conservar VIN y CLN como pistas propias de 0.25 mm que llegan a los pads de RS1, por el lado de adentro, como quedó T27 en V5.6/V5.7 ([figura](img/2026-10-16_Drogheda_RS1-Kelvin_V5.6-V5.7_v1.0.png)).

**Verificación:** Claude revisa el sensado y las series de cobre en el commit del sábado. En banco: la prueba de TP1 (CLPROG) de la auditoría del 16-oct, §4.5 (relación ≈ 1.0).

### 3.4 Cargador U6 (A-02, L-11…L-18)

**Qué pasa.**

| Punto | Hoy | Meta |
|---|---|---|
| `/SW_BAT` (pines 21/22 → L6.1) | 0.5 mm × 13 mm, cuello de 0.3 | polígono ≥ 2 mm |
| `/BAT_PLUS` (P3.1 → L6.2) | 0.5 mm × 15 mm | ≥ 1.5 mm |
| EP de U6 (2.65 × 3.65 mm) | 1 vía | 9 (3 × 3) |
| L6.1 ↔ pines 21/22 | 6.2 mm | ≤ 5 mm |
| C32 / C33 / C34 / C161 / C162 ↔ VSYS (pines 1/24) | 5.1 / 5.2 / 3.2 / 8.1 / 5.9 mm | ≤ 2 mm |
| R53/R54 (BSTFB) ↔ pines 18/10 | 20 / 22 mm; `/VFB_BST` 26 mm por In1 | ≤ 3 mm, F.Cu |
| `/IGATE` (U6.15 → Q7) | 36 mm por In1 | ≤ 8 mm en F.Cu |
| In1/In2 a ≤ 5 mm de U6/L6 | `/VEH5V`, `/IGATE`, `/CHRG_FAULT`, `/CHRG_STAT`, `/VFB_BST`, `/MAIN5V`, I²C | sólidos |

**Por qué importa.**

- **Corrientes.** La carga es de 1.4 A y el respaldo saca hasta 3 A de la batería. Con 0.5 mm, `/SW_BAT` y `/BAT_PLUS` suben ≈ +52 °C a 3 A (IPC-2221).
- **EP.** Con una sola vía, el chip no tiene por dónde sacar el calor.
- **Ruido.** VSYS lejos de sus capacitores hace que el respaldo caiga en los picos del módem (A-05).
- **El problema ya conocido.** Es la lección F5 de la V5.5.

**Corrección:** bloque B del plan. **Verificación:**

- Claude mide anchos, series y vías.
- En banco, la cámara térmica sobre U6/L6 a 1.4 A de carga y a 2.3 A de respaldo (prueba 1 del §10 del plan de corrección).

### 3.5 Fuente U25 (F-03, L-20/L-21)

**Qué pasa.** L22 está a 13.2 mm del pin SW. El EP de U25 no tiene vías, y tampoco hay vías GND junto al ánodo de D34 ni junto a la tierra de C149/C150. C149 está a 6.8 mm del pin VIN y el nodo SW mide 44 mm². El lazo caliente (C150 → U25 → D34 → GND) mide ≈ 47 mm² con las piezas donde están.

**Por qué importa.** Es la única fuente de 5 V de la tarjeta, conmuta 24 V a 600 kHz y está a 30 mm del módem. Un nodo SW grande y una tierra que regresa sin vías son ruido para el GNSS y el LTE, y calor que se queda en el chip y en D34.

**Corrección:** bloque A del plan. **Verificación:** figura y medidas de Claude; en banco, cámara térmica de U25/D34 a plena carga.

### 3.6 RF del módem por In1 (F-06, L-30…L-32)

**Qué pasa.**

- **La ruta:** el pad 60 de U19 (174.25, 60.0) sube 1.75 mm, baja a In1 por una vía, corre 21.9 mm por In1 y regresa a F.Cu por otra vía antes de R118, D28 y J13.
- **Por qué se metió a In1:** para cruzar por debajo del VBAT_MODEM (2 A en ráfagas), que va de C130/C131 a los pines 55–57, al este del pad 60.
- **El plano debajo:** bajo la parte de F.Cu, In1 cubre solo 26–42 %.
- **Las tierras:** hay 0–1 vías de cerca y J13 no tiene vías en sus pads de tierra.
- **La impedancia:** 0.5 mm con 0.3 de separación da ≈ 43 Ω en el stackup real.

**Por qué importa.** La desensibilización del GNSS por el LTE es el riesgo #1 del brief de la v6. Con la RF en una capa interna, sin plano y con dos transiciones sin blindaje, la prueba G3 probablemente falla.

**Corrección.** RF solo en F.Cu, como guía coplanar con tierra de 0.35 mm con 0.20 mm de separación, sobre In1 sólido y con cerca de vías. Si se cruza con el VBAT_MODEM, es la potencia la que cambia de capa: polígono en B.Cu con ≥ 6 vías en cada lado. Bloque C del plan ([figura](img/2026-10-16_Drogheda_v6-RF-LTE_v1.0.png)).

### 3.7 Tierras y planos (F-12, F-05, L-24…L-29, L-35)

**Qué pasa.**

- **Vías de GND:** 81, cuando la V5.5 tenía 165 y la meta es ≥ 400. Bajo U19 hay 1 (meta ≥ 30) y bajo U18 ninguna (meta ≥ 24); los EP de U20, U25 y U12 no tienen ninguna.
- **Distancia a una vía:** solo el 25 % de la tierra de F.Cu está a ≤ 5 mm de una vía; la mediana es de 7.7 mm y el máximo, 28.8 mm.
- **Islas:** de las islas de tierra de F.Cu, 21 tienen ≥ 20 mm² y menos de 2 vías.
- **In1:** lleva 1 681 mm de pistas de 49 redes, entre ellas `/I2C_SDA` (132 mm), `/SW_IN` (130), `/DOUT_4G` (95), `/KCOIL` (83, de K1 sin montar) y `/MAIN5V` (74). Tiene 8 islas y 19 % de vacío.

**Nota sobre el stackup.** Hoy quedó F.Cu (señales + tierra), In1 tierra, In2 tierra y B.Cu con relleno de 3V3. Funciona, y tener In2 también en tierra está bien; pero In1 es la referencia de todo lo que va en F.Cu, así que es la que tiene que quedar sólida.

**Corrección.** Bloques A–E (EP y vías locales) y bloque H del plan:

- **Script T29 (Claude, entre semana):** arreglos de vías bajo U19/U18, vías en los pads de tierra de J12/J13/D28, costura general y paso a B.Cu de las pistas de In1 que se puedan mover sin conflicto.
- **Michelle:** lo que quede.

### 3.8 Stackup, impedancia y acabado (L-1, D12) y DFM de U6

**Qué pasa.** El archivo trae el stackup genérico de KiCad: tres dieléctricos de 0.48 mm con εr 4.5, sin acabado y sin control de impedancia. La pasta del EP de U6 está en 6 ventanas de 1.07 × 0.98 mm (65 %).

**Corrección (T28).**

- **Stackup JLC04161H-7628:** prepreg 7628 de 0.2104 mm (εr 4.4), núcleo de 1.065 mm (εr 4.6) y prepreg de 0.2104 mm. Cobre interno de 0.035 mm, que es 1 oz (D12).
- **Acabado ENIG** y control de impedancia.
- **Pasta del EP de U6:** ventanas de 0.95 × 0.85 mm (50 %).

**Impedancia de las líneas RF** con ese dieléctrico (fórmula de guía coplanar con tierra, sin máscara):

| Geometría | Impedancia |
|---|---|
| Hoy: 0.5 mm, separación 0.3 mm | ≈ 43 Ω |
| 0.35 mm, separación 0.20 mm | ≈ 52 Ω; ≈ 50 Ω con la máscara |
| 0.38 mm, separación 0.25 mm | ≈ 51 Ω |

**Antes de rutear, confirmar el ancho final en la calculadora de JLC** (JLC04161H-7628, coplanar con tierra, capa 1 referida a la 2).

**Pedido.** Vías «Epoxy Filled & Capped» (por las vías en el EP de U6, U25, U20 y U12), rayos X en U6, U18 y U19, y revisar U6 con lupa al recibir.

## 4. Script T28 — arreglos mecánicos (listo)

`kicad/tools/t28_v6_mecanicos.py` (SHA-256 `52345c6c…`). **Prueba por defecto; solo escribe con `--apply`.** Hace un respaldo `.T28bak` y aborta si cambia cualquier UUID que no debe. Correrlo dos veces no hace nada la segunda.

| # | Qué cambia | Hallazgo |
|---|---|---|
| 1 | U25: borra `LCSC Part` = C2071691 | H-04 |
| 2 | U6: 6 ventanas de pasta 1.07 × 0.98 → 0.95 × 0.85 (65 % → 50 %) | regla DFM 8-oct |
| 3 | Conexión sólida a la zona en 114 pads: EP de U25 y U20, ánodos de D34 y D11, tierra de C149/C150/C151/C153/C154, C127/C128/C163/C164/C165 y C101, todos los pads GND de U19 (39) y U18 (56), GND de J12 y J13 | L-25 |
| 4 | Stackup JLC04161H-7628, ENIG, control de impedancia | L-1, D12 |
| 5 | Cajetín «EinarBoard v6 (HBOX 6.0)», rev 6.0; «EINARBoard 4.0» → «EinarBoard v6»; «HBOX v6 - 2026-08» → «HBOX 6.0 - 2026-10»; «IGN 24V» → «IGN 12-24V»; borra «4G NTRIP RESET» | L-46 |
| 6 | `.kicad_pro`: clase RF a 0.35 mm | L-30 |

**Prueba hecha (16-oct, 17:30):**

- **Copia:** T25 `--set v6` + T28 sobre una copia del commit `2612891` en la Mac.
- **DRC:** KiCad 10.0.4, con las zonas rellenadas.
- **Resultado:** 0 sin conectar; paridad igual (solo PF*). Los únicos errores nuevos son los 16 de MH4:
    - 2 de NPTH dentro del courtyard (D23 y D24);
    - 2 de separación al barreno (`/NTC` en In2 y una pista GND);
    - 12 de máscara alrededor del mismo barreno.
- **Avisos nuevos:** solo de huella modificada (U6 y los MH).
- **Desaparecen** al mover D23/D24 y esas pistas (sábado, bloque B).

## 5. Firmware: sin él, la v6 no hace lo que hacen hoy el ArduSimple y el 4G NTRIP Master

En el repositorio `hbox-firmware` **no hay nada de la v6**: ni `board_v6.h`, ni código del A7670SA, ni cliente NTRIP (revisado el 16-oct). El firmware no detiene el pedido del piloto, pero sin él la v6 no puede salir a campo (requisito 3 de la auditoría del 16-oct: misma funcionalidad sin módulos). El alcance está en el §6 del [plan de corrección](v6-plan-correccion.md#6-firmware-07x-board_v6h); el orden de trabajo, en el plan de fines de semana. Resumen:

1. Arranque seguro (pines del módem, GNSS y Ethernet en bajo), `board_v6.h` e identificación de tarjeta (D-v6-1).
2. Módem A7670SA: `MODEM_PWR_EN` → PWRKEY → STATUS → AT; solo LTE en batería (`AT+CNMP=38`).
3. Cliente NTRIP por comandos AT (TCP al caster, GGA de subida, RTCM al F9P por USART2), NMEA al servidor por UDP y reconexión. Los parámetros del caster y del APN nunca van al repositorio ni al sitio: solo la plantilla.
4. Configuración del F9P al arrancar, ciclo de 10 s en batería, Ethernet de campo, SC16IS752 (RS-485 con EFCR = 0x10 y RS-232), SC7A20, TMP102 0x48/0x49, NTC de la celda y `$PHLG`.

## 6. Fabricación y compras (piloto de 20, decisión D14)

| Qué | Detalle | Quién | Cuándo |
|---|---|---|---|
| Pre-órdenes en JLC | **THVD1410DR (C2671345)**, **TPS7A2033PDBVR (C2862740)**, **J14 (C2977286)**. Sin pre-orden no se colocan, y tardan días en llegar al almacén de JLC | Adriana / Leo | **lun 19-oct** |
| Existencias | U18 ZED-F9P (C5120257) y U19 A7670SA (C18548276): el 28-sep había 104 y 96; para 20 alcanza, pero re-verificar el día del pedido. U10 C57156, R53 C177479 | Aldair | día del pedido |
| PCB | 4 capas, 1.6 mm, **JLC04161H-7628 con control de impedancia**, **ENIG**, cobre interno 1 oz (D12; confirmar el nombre exacto del stackup con 1 oz en la cotización), vías **Epoxy Filled & Capped** | Aldair | cotizar entre semana |
| Ensamble | rayos X en U6, U18 y U19; revisar U6 con lupa al recibir (regla DFM) | Aldair / Jesús | pedido / recepción |
| Archivos | BOM/CPL con Fabrication Toolkit **después** de T28 (U25 = C524806); TP y JP fuera; rotaciones en la vista previa de JLC | Claude / Aldair | dom 25 / lun 26 |
| Aparte del BOM | conectores hembra de P11/P12 (15EDGK-3.5-03P, 2 por tarjeta); pigtails U.FL → SMA hembra de mampara (2 por unidad + repuestos) | Adriana | antes de que lleguen las tarjetas |
| Homologación IFT | trámite abierto (módem soldado a bordo) | Leo / Adriana | en paralelo |

## 7. Decisiones para Leo

| # | Decisión | Recomendación |
|---|---|---|
| D-v6-1 | **Identificación de tarjeta.** D8 identificaba la v6 por el SC7A20, pero desde el 8-oct V5.6 y V5.7 también lo tienen. | Strap en PA9 (una resistencia a GND en la v6; el firmware lo lee al arrancar antes de manejar pines exclusivos). Cambio de esquemático de 1 pieza; Claude lo aplica entre semana si se aprueba. |
| D-v6-2 | **Abrazadera del disipador del módem** (dos barrenos junto a U19, G-01/D11). | No poner barrenos (igual que V5.6/V5.7). El calor de U19 sale por sus pads de tierra: ≥ 30 vías bajo el módulo. Si la compuerta térmica T1 da > 70 °C, disipador adhesivo sobre el blindaje. |
| D-v6-3 | **Huella de K1** (relé sin montar; opción «K1 XOR R148»). | Quitarla libera ≈ 100 mm² al norte de U19 para la línea RF y elimina `/KCOIL` (83 mm por In1). Si se quiere conservar la opción, se queda y la RF se resuelve con el cruce por B.Cu. |
| D-v6-4 | **Serigrafía:** 345 referencias de 0.5 mm, ilegibles. | Ocultar las de pasivos (quedan en F.Fab para el plano de ensamble) y dejar a 0.8 × 0.15 conectores, TP, puentes, CI, LEDs y botones (≈ 1 h). La otra opción (todo a 0.8 mm) es ≈ 3 h de acomodo. |
| D-v6-5 | **Cobre interno de 1 oz** (D12). | Mantenerlo; ver el costo en la cotización. Aun así, la potencia va por capas externas. |
| D-v6-6 | **Cantidad del piloto.** | 20 (D14), con existencias re-verificadas el día del pedido. |

**Ya decidido, falta aplicarlo: P7 y P8 se quitan.** El 9-oct Leo quitó P12 (sonda NTC) de la V5.6 —redundante, y se necesita el espacio— y la nota dice «aplica a P7/P8 de la v6». En la v6 son 8 piezas: P7, R42, C24 y D37 (`/NTC_TEMP` → PB1), y P8, R126, C157 y D38 (`/NTC2` → PC4). La temperatura de la celda sigue llegando por el NTC del paquete (PC5), y la del cargador y la del módem, por los TMP102.

- **Claude:** las quita del esquemático entre semana (ERC 0).
- **Michelle:** corre *Actualizar PCB* el sábado 24.

## 8. Cómo se hizo

- **DRC:** KiCad 10.0.4, `kicad-cli pcb drc --schematic-parity --refill-zones --save-board --severity-all`, sobre una copia del commit `2612891`. ERC del esquemático y netlist exportada de la misma copia.
- **Mediciones:** script propio de auditoría sobre el cobre rellenado. Mide el cobre **en serie** entre dos pads (cada tramo y vía cuya falta desconectaría la ruta), con resistencia y calentamiento por IPC-2221, y la topología Kelvin (si el pin de sensado llega al resto de la red sin pasar por su pad de RS1). También mide:
    - distancias de pad a pad;
    - el lazo caliente por centros de pad;
    - la cobertura de In1 bajo cada línea RF;
    - las vías GND por celda de 20 mm y la distancia de cada punto de la tierra de F.Cu a la vía más cercana.
- **Impedancia:** fórmula de guía coplanar con tierra (mapeo conforme) para el prepreg 7628 de JLC. Es una estimación: el ancho final sale de la calculadora de JLC.
- **Scripts:** T25 `--set v6` y T28 probados juntos en otra copia, con DRC.
- **Firmware:** búsqueda en el repositorio `hbox-firmware` de `board_v6`, A7670 y NTRIP.
- **Revisión independiente:** un segundo revisor midió de nuevo, con sus propios scripts y desde los archivos crudos, 16 afirmaciones de esta auditoría. Confirmó 15 y corrigió una: el sensado de RS1 sí es Kelvin en el lado VIN y casi Kelvin en el lado CLN. La primera versión de esta auditoría decía «sin Kelvin»; ya está corregida aquí y en las figuras. También notó que el stackup suma 1.646 mm con cobre interno de 1 oz: JLC ajusta el núcleo; confirmarlo en la cotización.