27-oct: T49 en kicad (v6 sin sondas NTC externas J2/J4) e instrucciones para Leo y Michelle; documentos al día con T47/T48/T49

kicad → 3154018 (T49). Nuevos: instrucciones para Leo (pedido del piloto, decisiones) y para Michelle (Actualizar PCB con T48 + T49, semana de la v6) con dos figuras. Al día: revisión del pedido (A2 cerrado con T47), diseño V5.6/V5.7 v1.4 y v6 v1.2, auditoría final, FOTA (RCT6 en el piloto) y aviso en el costeo. Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com> Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx
2026-10-27 12:00:37 -06:00 · 2026-10-27 12:00:37 -06:00 · ebbcbbc64c
commit ebbcbbc64c
parent f90bb0a29d
12 changed files with 447 additions and 82 deletions
--- a/00-Project-Management/2026-10-26_Drogheda_Costeo-JLCPCB-Importacion_V5.6-V5.7-v6_ES_v1.0.md
+++ b/00-Project-Management/2026-10-26_Drogheda_Costeo-JLCPCB-Importacion_V5.6-V5.7-v6_ES_v1.0.md
@ -8,6 +8,11 @@ description: Cuánto cuesta fabricar en JLCPCB 135 V5.6, 365 V5.7 y 60 v6, manda

 *26-oct-2026 · Claude (pedido de Leo) · precios de JLCPCB leídos hoy · tipo de cambio 18.70 MXN/USD*

+!!! info "27-oct: lo que cambió después de este costeo"
+    - **Mezcla confirmada por Leo: 135 V5.6 + 365 V5.7.** La cantidad de la v6 sigue por confirmar: este costeo usó 60 y el tablero dice 130.
+    - **T47 resolvió los faltantes del piloto** con alternas con existencia en JLC ([revisión del pedido, §1](revision-pedido-26oct.md)). Para el volumen solo faltan L3 (MWSA0804S-2R2MT: 171) y el MCU (RCT6: 222; RET6: 2).
+    - **El BOM de la V5.x baja ≈ US$3.9 por tarjeta** con el STM32F411RCT6 (precio de JLC a 500 piezas). Si D-22-6 (FOTA) se aprueba, el volumen lleva RET6 y la diferencia queda en ≈ 0. Las cifras de abajo no se recalcularon.
+
 !!! summary "En corto"
    - **A JLCPCB se le pagan ≈ US$36,060** por los tres pedidos, ya con envío UPS: V5.6 US$7,493 · V5.7 US$18,909 · v6 US$9,656.
    - **Costo aterrizado sin IVA ≈ MX$703,000** (US$37,600). Por tarjeta: **V5.6 MX$1,104** (US$59.0) · **V5.7 MX$998** (US$53.4) · **v6 MX$3,163** (US$169.2).
--- a/02-Architecture-Software/2026-10-22_Drogheda_FOTA-por-4G_Factibilidad_ES_v1.0.md
+++ b/02-Architecture-Software/2026-10-22_Drogheda_FOTA-por-4G_Factibilidad_ES_v1.0.md
@ -8,6 +8,9 @@ date: 2026-10-22
 !!! warning "Designadores de antes del 22-oct (T43)"
    Este documento conserva los designadores que tenía la tarjeta en su fecha. Desde el 22-oct (T43) la V5.6, la V5.7 y la v6 traen otros, y varios nombres viejos ahora son otra pieza: en la V5.6 y la V5.7 el LTC4040 es U14 (antes U6); en la v6, U6 es el módem y el LTC4040 es U17. Para leerlo contra la tarjeta de hoy, usa la [tabla viejo → nuevo](designadores-t43-22oct.md#8-tablas-viejo-nuevo); lo que ya no existía el 22-oct no está en la tabla.

+!!! info "27-oct: el piloto de V5.6/V5.7 lleva STM32F411RCT6 (T47)"
+    Para pedir el piloto sin esperar consignas, T47 cambió el MCU de las V5.6/V5.7 al **STM32F411RCT6 (256 KB)**. El mapa A/B del §5 necesita 512 KB y **no cabe en el RCT6**. Si se aprueba D-22-6, las 135 + 365 llevan **RET6** (≈ US$3.90 más por tarjeta, con pre-orden: JLC tiene 2). Mientras, F1 (bootloader) se prueba en una V5.5 o V4 de banco, que traen RET6, y F2 (receptor) en una V5.5 con el cable provisional a PC7 (§11).
+
 **22-oct-2026 · Claude, a pedido de Leo · v1.0.** Pregunta: ¿qué hace falta para mandar actualizaciones de
 firmware por el módem 4G, y se puede en todas las versiones de la tarjeta?

--- a/03-Architecture-Hardware/2026-10-22_Drogheda_Auditoria-Final-Produccion_V5.6-V5.7_ES_v1.0.md
+++ b/03-Architecture-Hardware/2026-10-22_Drogheda_Auditoria-Final-Produccion_V5.6-V5.7_ES_v1.0.md
@ -22,7 +22,7 @@ audience: Leo (decide el pedido), Michelle, Jesús, Aldair, Adriana
    - **Existencias.** Con la existencia de JLC en vivo, 7 piezas no alcanzan ni para 5 tarjetas. Esta auditoría usó la base local de JLC del 1-ago.
    - **Rotaciones.** El CPL tiene 21 (V5.6) y 20 (V5.7) piezas con la rotación equivocada para la huella de JLC: el LTC4040, los electrolíticos, D20, U8, U12, Q6 y varios JST. La condición (2) de abajo apuntaba a las huellas de easyeda2kicad, que sí están bien.

-    Piloto: **NO-GO hasta cerrar A1 a A6** de esa revisión. El NO-GO del volumen sigue igual. **27-oct:** A1 quedó cerrado con T46 (`51dc51b`): el CPL de Rev6/Rev7 ya viene corregido.
+    Piloto: **NO-GO hasta cerrar A1 a A6** de esa revisión. El NO-GO del volumen sigue igual. **27-oct:** A1 quedó cerrado con T46 (`51dc51b`): el CPL de Rev6/Rev7 ya viene corregido. A2 quedó cerrado con T47 (`bdda3fd`): el BOM ya no tiene faltantes en JLC, así que el piloto se puede pedir ([instrucciones para Leo](instrucciones-leo-27oct.md)).

 !!! success "Veredicto: GO al piloto de 5 V5.6 + 5 V5.7, hoy, con tres condiciones de pedido que no tocan el cobre"
    - **(1) Vías «Epoxy Filled & Capped» + rayos X en U6**: las tres vías térmicas del LTC4040 caen dentro de las ventanas de pasta (al 50 %). Es la causa de los puentes de la V5.5/V4.
--- a/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.6_ES_v1.0.md
+++ b/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.6_ES_v1.0.md
@ -4,20 +4,35 @@ tags: [project-drogheda, hardware, hbox, einarboard, v5.6, documento-de-diseno,
 project: Project Drogheda
 author: "Helgen Technologies (redacción: Claude; revisión: Leo)"
 date: 2026-10-22
-version: 1.3
-status: "ACTIVO — estado al 23-oct-2026, después de T42a, T43, T44 y T44b (HBox_PCB d19c832)"
+version: 1.4
+status: "ACTIVO — estado al 27-oct-2026, después de T46 (CPL) y T47 (BOM del piloto) (HBox_PCB bdda3fd)"
 audience: "Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM), equipo de firmware"
 ---

 # EinarBoard V5.6 (HBOX 5.6) — documento de diseño

-!!! danger "26-oct: revisión independiente del pedido. El piloto es NO-GO hasta cerrar A1 a A6"
+!!! danger "26-oct: revisión independiente del pedido. 27-oct: A1 y A2 cerrados con T46 y T47; el piloto ya se puede pedir"
    La revisión encontró dos cosas que este documento no tenía:

-    - **7 piezas sin existencia en JLC ni para 5 tarjetas:** STM32F411RET6, AP64350SP-13, SC7A20TR, AO4406AL, MWSA0804S-4R7MT y 12.4 kΩ (R23).
+    - **7 piezas sin existencia en JLC ni para 5 tarjetas:** STM32F411RET6, AP64350SP-13, SC7A20TR, AO4406AL, MWSA0804S-4R7MT y 12.4 kΩ (R23). **27-oct: resuelto con T47 (`bdda3fd`).**
    - **21 piezas con la rotación del CPL equivocada para la huella de JLC.** Entre ellas: U14 a 180°; C1, C14, C30, C68 y C73 invertidos; D20, U8 y U12 a 90°; Q6, con 1.9 mm de corrimiento además; J16, J3, J4 y J10 al revés.

-    La lista de «revisar en el visor» del §11 y del §13.1 ya no basta: **el CPL se corrige antes de pedir**. **27-oct: corregido con T46 (`51dc51b`).** El CPL de `HBOX_v5_Rev6_PROD` ya trae las 21 rotaciones y la posición de Q6, con el mismo Gerber y BOM. Faltan las piezas (A2). El paquete, el DRC y el netlist están bien. [**▶ Revisión independiente del pedido (26-oct)**](revision-pedido-26oct.md). El PDF (v1.3) es de antes de esta revisión.
+    La lista de «revisar en el visor» del §11 y del §13.1 ya no basta: **el CPL se corrige antes de pedir**. **27-oct: corregido con T46 (`51dc51b`).** El CPL de `HBOX_v5_Rev6_PROD` ya trae las 21 rotaciones y la posición de Q6, con el mismo Gerber y BOM. Las piezas (A2) se resolvieron con T47 el mismo día (recuadro de abajo). El paquete, el DRC y el netlist están bien. [**▶ Revisión independiente del pedido (26-oct)**](revision-pedido-26oct.md). El PDF (v1.3) es de antes de esta revisión.
+
+!!! info "27-oct: T47 cambió 7 piezas del BOM del piloto por alternas con existencia en JLC"
+    Leo pidió «lo más fácil y lo más rápido» (27-oct, 11:00): en lugar de consignar el AP64350 y el RET6, T47 cambió en el BOM las piezas sin existencia. Todas usan la misma huella y la misma rotación, comprobadas contra la huella de JLC. `tools/t47_check.py`: CPL y designadores idénticos, Gerber idénticos salvo la fecha, y en el BOM solo cambian estas piezas. DRC y ERC, iguales. Este documento ya trae los cambios; el PDF (v1.3) no.
+
+    | Ref | Antes | Ahora (LCSC) | Qué cambia |
+    |---|---|---|---|
+    | U3 | STM32F411RET6 (512 KB) | **STM32F411RCT6** (256 KB, C222222) | Mismo pinout. 0.7.0-pre se compila para `GENERIC_F411RCTX`; con FOTA (D-22-6), el volumen lleva RET6 |
+    | U13 | AP64350SP-13 | **AP64352QSP-13** (C5248547) | El pin 6 pasa de COMP a arranque suave: R67 + C61 (10 nF) dan ≈ 2 ms. Compensación interna. Se revisa en banco |
+    | U1 | SC7A20TR | **LIS2DH12TR** (C110926) | WHO_AM_I = 0x33; misma dirección 0x18 |
+    | Q7 | AO4406A de AOS (C35349) | AO4406A de UMW (C2944312) | — |
+    | L2 | MWSA0804S-4R7MT (4.7 µH) | **MWSA0804S-3R3MT** (3.3 µH, C17700166) | Dentro del rango del AP64352 (2.2–10 µH). Se revisa en banco |
+    | R23 | 12.4 kΩ, C103261 | 12.4 kΩ, C22865 | — |
+    | R77 | 19.1 kΩ, C103370 | 19.1 kΩ, C22897 | — |
+
+    Con el BOM nuevo, el piloto de 5 + 5 no tiene faltantes (27-oct, 11:16). Para las 135 solo faltan L3 (MWSA0804S-2R2MT: 171) y el MCU (RCT6: 222; RET6: 2).

 !!! warning "Estado al 22-oct-2026: lista para el piloto de 5; las 108 esperan el banco con 0.7.0"
    El paquete de fabricación `HBOX_v5_Rev6_PROD` está verificado y ya trae T42a (victorias rápidas), T43 (designadores en orden) y T44 (serigrafía de 0.8 mm). **El piloto de 5 V5.6 + 5 V5.7 tiene GO** (D-22-1), con dos condiciones de pedido que no tocan el cobre: vías tapadas y rayos X en U14, y la revisión de rotaciones en el visor de JLC (§13.1). **D-22-9** (tamaño de los designadores) quedó decidida el 23-oct: (b), designadores de 0.8 mm con trazo de 0.15 mm, colocados por script con T44. **Las 108 siguen en NO-GO** hasta que el piloto pase el banco con el firmware 0.7.0: hoy ningún firmware enciende el módem de esta tarjeta (§13.4).
@ -32,10 +47,10 @@ Todo lo que dice este documento sale de los archivos de la tarjeta (`hbox-watchd
 |---|---|
 | **Tarjeta** | EinarBoard V5.6 · cajetín «EINARBoard HBOX V5.6», rev. 5.6 |
 | **Proyecto KiCad** | `hbox-watchdog-v5` en HBox_PCB (KiCad 10.0.4). Es el mismo proyecto de la V5.5; la etiqueta `v5.5-as-fabbed` guarda el lote de agosto |
-| **Archivos de este documento** | commit `d19c832` · PCB sha256 `ee846ebe` · esquemático `00c25456` |
+| **Archivos de este documento** | commit `bdda3fd` (T46 + T47, 27-oct) · PCB sha256 `e2cc2f74` · esquemático `1761ff88` |
 | **Fecha** | 22-oct-2026 (después de T42a y T43) |
-| **Estado** | Piloto de 5: GO con dos condiciones de pedido (D-22-1). 108 tarjetas: NO-GO hasta el banco del piloto con 0.7.0. D-22-9 decidida el 23-oct: (b), T44 aplicado |
-| **Paquete de fabricación** | `production/HBOX_v5_Rev6_PROD` (Gerber, BOM y CPL del Fabrication Toolkit, regenerados el 22-oct después de T43): BOM de 107 partidas y 226 designadores; CPL de 226 posiciones |
+| **Estado** | Piloto de 5: **GO** (27-oct, con T46 y T47; A3 a A6 al pedir). 135 tarjetas: NO-GO hasta el banco del piloto con 0.7.0. D-22-9 decidida el 23-oct: (b), T44 aplicado |
+| **Paquete de fabricación** | `production/HBOX_v5_Rev6_PROD` (Gerber, BOM y CPL del Fabrication Toolkit, regenerados el 27-oct con T46 y T47): BOM de 107 partidas y 226 designadores; CPL de 226 posiciones |
 | **Dimensiones** | 140.0 × 100.0 mm · 6 barrenos de 3.2 mm: tres M3 de la base del HBOX (MH1, MH3, MH6) y tres de los separadores del simpleRTK2B (MH2, MH4, MH5) |
 | **Capas** | 4 · JLC04161H-7628 · 1.6 mm · ENIG en el pedido |
 | **Piezas** | 241 en el esquemático: 226 montadas por JLC en 107 partidas, 1 sin montar y 14 fuera del BOM (6 puentes de soldadura, 7 puntos de prueba y MOD1), más los 6 barrenos, que solo están en la tarjeta |
@ -44,11 +59,11 @@ Todo lo que dice este documento sale de los archivos de la tarjeta (`hbox-watchd

 ## 2. Qué es y qué cambia respecto a la anterior

-La V5.6 es la tarjeta portadora y *watchdog* del HBOX RTK. Lleva el MCU soldado (STM32F411RET6), el respaldo de batería (LTC4040) y los zócalos para los dos módulos de ArduSimple que hacen el trabajo de RTK: el **simpleRTK2B Pro** (ZED-F9P) en formato UNO y el **4G NTRIP Master** en formato XBee, que por sí solo es el cliente NTRIP. Las correcciones RTCM van del módem al F9P directo por cobre, sin pasar por el MCU; el MCU enciende y vigila la etapa RTK y el módem, cuida la batería y reporta.
+La V5.6 es la tarjeta portadora y *watchdog* del HBOX RTK. Lleva el MCU soldado (STM32F411RCT6 desde T47; antes el RET6, con el mismo pinout), el respaldo de batería (LTC4040) y los zócalos para los dos módulos de ArduSimple que hacen el trabajo de RTK: el **simpleRTK2B Pro** (ZED-F9P) en formato UNO y el **4G NTRIP Master** en formato XBee, que por sí solo es el cliente NTRIP. Las correcciones RTCM van del módem al F9P directo por cobre, sin pasar por el MCU; el MCU enciende y vigila la etapa RTK y el módem, cuida la batería y reporta.

 Es la V5.5 (15 piezas, JLC, 22-ago) más la ECO del 27/28-sep, seis pasadas de layout (12–21 oct) y los scripts T25–T35, T42a y T43. Lo que cambia, bloque por bloque ([ECO](v56-eco.md) y [cambios al esquemático](v56-cambios-esquematico.md)):

- **Módem bajo control del MCU.** Su fuente es ahora U13 AP64350 (3.33 V, hasta 3.5 A) desde `/SYS5V`, no desde la etapa RTK, y la enciende PC3 (`MODEM_EN`). El MCU también lo reinicia (PC1), ve su LED (PC2) y escucha las correcciones (PC7). En la V5.5 el módem colgaba de `/SW_5V` y se quedaba oscuro en batería.
+- **Módem bajo control del MCU.** Su fuente es ahora U13 AP64352Q (3.33 V, hasta 3.5 A; AP64350 hasta T47) desde `/SYS5V`, no desde la etapa RTK, y la enciende PC3 (`MODEM_EN`). El MCU también lo reinicia (PC1), ve su LED (PC2) y escucha las correcciones (PC7). En la V5.5 el módem colgaba de `/SW_5V` y se quedaba oscuro en batería.
 - **Cargador para la Mean Well SD-15B-05.**
    - R68 de 10 mΩ: límite de entrada de 2.5 A. La V5.5 tenía 8 mΩ (3.1 A) y la fuente de 3 A se plegaba.
    - Carga de 1.40 A con R58 1.43 k.
@ -65,7 +80,7 @@ Es la V5.5 (15 piezas, JLC, 22-ago) más la ECO del 27/28-sep, seis pasadas de l
    - R5 mantiene el W5500 en reset mientras el MCU arranca.
    - JP2 en paralelo con el interruptor de corte.
    - LDO TLV1117LV33 (U4), con caída baja para el 3V3 en respaldo.
-    - Acelerómetro SC7A20 (U1) para despertar por movimiento.
+    - Acelerómetro LIS2DH12 (U1; SC7A20 hasta T47) para despertar por movimiento.
 - **Pedido (T42a, 22-oct).**
    - D18 SMBJ33CA bidireccional.
    - U10 TRS3232E (±15 kV).
@ -106,7 +121,7 @@ Lo que el firmware tiene que respetar (detalle en el §6):
 | `/BAT_PLUS` | J5 (paquete) · L3 2.2 µH | 2.5–3.5 V (LFP) | carga 1.40 A | U14 | flotación 3.50 V (JP3 2-3, JP5 1-2, JP4 1-2); carga 2000 / R58 = 2000 / 1430 |
 | `/SYS5V` | J2 (corte externo) o JP2 | = /MAIN5V | — | K1, U9, U13 | abrir J2 apaga todo salvo el LTC4040 y su cargador |
 | `/SW_5V` | F1 PPTC 4 A → Q4 AO3401A (PA1 por Q3) | = /SYS5V | F1: 4 A sostenido / 8 A disparo | MOD1 | R8 a /SYS5V: apagada por defecto. Solo alimenta al simpleRTK2B (MOD1.5) |
-| `/3V3_MODEM` | U13 AP64350 (EN = PC3) | 3.33 V | U13: 3.5 A | J8, J9 | 0.8 × (1 + R50/R51) = 0.8 × (1 + 100/31.6); 500 kHz (R63 200 k); L2 4.7 µH; C30 220 µF polímero |
+| `/3V3_MODEM` | U13 AP64352Q (EN = PC3) | 3.33 V | U13: 3.5 A | J8, J9 | 0.8 × (1 + R50/R51) = 0.8 × (1 + 100/31.6); 500 kHz (R63 200 k); L2 3.3 µH; arranque suave de ≈ 2 ms en el pin 6 (R67 + C61 10 nF); compensación interna (T47); C30 220 µF polímero |
 | `/3V3_ETH` | U9 MP1584EN (siempre encendida) | 3.33 V | U9: 3 A | J6, U2 | 0.8 × (1 + R46/R47) = 0.8 × (1 + 100/31.6); L1 10 µH, D11 SS34 |
 | `/LDO_IN` | D9 ← /SYS5V · D8 ← VBUS de J7 | ≈ 4.3–5.0 V | — | U4 | OR con diodos SS34: el MCU arranca con solo el USB |
 | `/3V3` | U4 TLV1117LV33 | 3.3 V | U4: 1 A | J10, J14, MOD1, U1, U3, U5, U6, U7, U8, U10, U11, U12 | LDO de caída baja: el 3V3 se sostiene también en respaldo |
@ -141,9 +156,9 @@ Lo que el firmware tiene que respetar (detalle en el §6):
 | Consumo en respaldo | ≈ 2.9 W promedio (0.6 A) y ≈ 8.7 W de pico (1.8 A). Piso dormido ≈ 75 mW con el W5500 en *power-down*: ≈ 5 días con ventanas de 45 s cada 10 min. Se mide en el piloto | [auditoría final, §4](auditoria-final-22oct.md#4-bateria-apagon-del-modem-y-ciclo-de-10-min) |
 | GNSS | simpleRTK2B Pro (ZED-F9P, multibanda L1/L2, RTK) en los conectores UNO (MOD1) · `/SW_5V` con F1 de 4 A · IOREF = /3V3 · −40 … +85 °C (u-blox) | esquemático |
 | Módem | 4G NTRIP Master de ArduSimple en el zócalo XBee (J8/J9, paso 2.00 mm), con cliente NTRIP propio · 3.33 V de U13 (hasta 3.5 A) · USB de servicio por J13 | esquemático |
-| MCU | STM32F411RET6 a 96 MHz, 512 KB de Flash, 128 KB de RAM · HSE 25 MHz (Y2) · LSE 32.768 kHz (Y4) | esquemático; `board_v56.h` |
+| MCU | STM32F411RCT6 a 96 MHz, 256 KB de Flash, 128 KB de RAM (T47; el RET6 de 512 KB entra en la misma huella) · HSE 25 MHz (Y2) · LSE 32.768 kHz (Y4) | esquemático; `board_v56.h` |
 | Interfaces | Ethernet 10/100 (W5500, J6) · RS-485 (SP3485, J11) · RS-232 (TRS3232E, J12) o TTL 3.3 V (J14) · USB-C del MCU (J7) · USB-C del módem (J13) · LED RGB externo (J10) · LED de panel (J4) · reset externo (J1) · corte externo (J2) · ventilador (J3) | §7 |
-| Sensores en la tarjeta | SHT40 (U6), TMP102 ×2 (U12 cargador, U8 módem), SC7A20 (U1), NTC del paquete (PC5) | §6 |
+| Sensores en la tarjeta | SHT40 (U6), TMP102 ×2 (U12 cargador, U8 módem), LIS2DH12 (U1), NTC del paquete (PC5) | §6 |
 | Mecánica | 140.0 × 100.0 mm · 6 barrenos de 3.2 mm · todas las piezas arriba | PCB |

 !!! warning "Rango de temperatura del sistema: sin validar"
@ -154,7 +169,7 @@ Lo que el firmware tiene que respetar (detalle en el §6):

 ## 6. MCU: mapa de pines

-U3 es un STM32F411RET6 (LQFP-64). La tabla sale del netlist; la última columna es la macro de `04-Source-Code/firmware/hbox_v5_bringup/board_v56.h`, el único lugar donde se nombran los pines de V5.6/V5.7. **Los 64 pines son idénticos en la V5.7.**
+U3 es un STM32F411RCT6 (LQFP-64; RET6 hasta T47, mismo pinout). La tabla sale del netlist; la última columna es la macro de `04-Source-Code/firmware/hbox_v5_bringup/board_v56.h`, el único lugar donde se nombran los pines de V5.6/V5.7. **Los 64 pines son idénticos en la V5.7.**

 **Reglas para el firmware:**

@ -184,7 +199,7 @@ U3 es un STM32F411RET6 (LQFP-64). La tabla sale del netlist; la última columna
 | 8 | PC0 | `/ETH_INT` | U2.36 (~INT) | INT del W5500 (U2), activo en bajo | GPIO · EXTI0 | `PIN_ETH_INT` |
 | 9 | PC1 | `/MODEM_RST_MCU` | R43 1k → /MODEM_RST | Reset del módem (J8.5), activo en bajo: OUTPUT LOW para reiniciarlo y alta Z para soltarlo, nunca HIGH. SW3 en paralelo | GPIO (drenador abierto) | `PIN_MODEM_RST` |
 | 10 | PC2 | `/MODEM_LED_MCU` | R48 10k → /MODEM_LED | LED de actividad del módem (J9.8): entrada de 3.3 V | GPIO | `PIN_MODEM_LED` |
-| 11 | PC3 | `/MODEM_EN` | R56 10k → /MODEM_EN_U13 | EN de U13 (AP64350, /3V3_MODEM): HIGH = módem encendido. R57 a GND lo deja apagado en reset y en DFU | GPIO | `PIN_MODEM_EN` |
+| 11 | PC3 | `/MODEM_EN` | R56 10k → /MODEM_EN_U13 | EN de U13 (AP64352Q, /3V3_MODEM): HIGH = módem encendido. R57 a GND lo deja apagado en reset y en DFU | GPIO | `PIN_MODEM_EN` |
 | 12 | VSSA | `GND` | (185 nodos) | Tierra analógica | — | — |
 | 13 | VDDA | `/VDDA` | C28 100nF → GND · C33 1uF → GND · R30 10R → /3V3 | Alimentación del ADC (/VDDA, filtro R30 10 Ω) | — | — |
 | 14 | PA0 | `/BAT_SENSE` | C27 100nF → GND · R26 10k → GND · R28 10k → /BAT_PLUS | Voltaje del paquete por divisor ÷2 (R28/R26) | ADC1_IN0 | `PIN_BAT_SENSE` |
@ -235,7 +250,7 @@ U3 es un STM32F411RET6 (LQFP-64). La tabla sale del netlist; la última columna
 | 59 | PB7 | `/I2C_SDA` | R34 4.7k → /3V3 · U1.2 (SDx) · U5.14 (SDA/VSS) · U6.1 (SDA) · U8.6 (SDA) · U11.15 (SDA) · U12.6 (SDA) | Bus I²C1 (SDA); pull-up R34 4.7 k | I2C1_SDA AF4 | `PIN_I2C_SDA` |
 | 60 | BOOT0 | `/BOOT0` | R35 10k → GND · SW1.2 | BOOT0: R35 10 k a GND; SW1 lo sube a 3V3 (DFU) | BOOT0 | — |
 | 61 | PB8 | `/SER_IRQ` | R36 10k → /3V3 · U5.15 (~IRQ) | IRQ del SC16IS752 (U5), drenador abierto, R36 10 k | GPIO · EXTI8 | `PIN_SER_IRQ` |
-| 62 | PB9 | `/ACC_INT1` | U1.5 (INT1) | INT1 del acelerómetro SC7A20 (U1): despertar por movimiento desde STOP | GPIO · EXTI9 | `PIN_ACC_INT1` |
+| 62 | PB9 | `/ACC_INT1` | U1.5 (INT1) | INT1 del acelerómetro LIS2DH12 (U1): despertar por movimiento desde STOP | GPIO · EXTI9 | `PIN_ACC_INT1` |
 | 63 | VSS | `GND` | (185 nodos) | Tierra | — | — |
 | 64 | VDD | `/3V3` | (55 nodos) | Alimentación | — | — |

@ -243,7 +258,7 @@ U3 es un STM32F411RET6 (LQFP-64). La tabla sale del netlist; la última columna

 | Dirección (7 bits) | Ref | Pieza | Para qué | Cómo se fija |
 |---|---|---|---|---|
-| `0x18` | **U1** | SC7A20TR | Acelerómetro de 3 ejes: vibración y despertar por movimiento (INT1 → PB9) | SDO a GND |
+| `0x18` | **U1** | LIS2DH12TR (WHO_AM_I 0x33) | Acelerómetro de 3 ejes: vibración y despertar por movimiento (INT1 → PB9) | SDO a GND |
 | `0x20` | **U11** | PCF8574 | Expansor: medidor de batería D17–D14 (P0–P3) y LED RGB externo J10 (P4–P6); P7 libre. Solo hunde corriente | A0–A2 a GND |
 | `0x44` | **U6** | SHT40-AD1B | Temperatura y humedad del aire | fija (variante AD1B) |
 | `0x48` | **U12** | TMP102 | Temperatura junto al cargador (U14/L3) | ADD0 a GND |
@ -377,7 +392,7 @@ Sin bobina (K1 suelto), el F9P le habla directo al módem; con bobina (modo B),

 | Pin(es) | Red | Función |
 |---|---|---|
-| 1 | `/3V3_MODEM` | VCC del módem: 3.33 V de U13 (AP64350) |
+| 1 | `/3V3_MODEM` | VCC del módem: 3.33 V de U13 (AP64352Q) |
 | 2 | `/DOUT_4G` | TX del módem: RTCM3 → RX2 del F9P (MOD1 D2) y, por R41, a PC7 |
 | 3 | `/DIN_4G` | RX del módem ← común de K1 (suelto: TX2 del F9P; activado: PA9) |
 | 4, 10 | `GND` | Tierra |
@ -396,7 +411,7 @@ Sin bobina (K1 suelto), el F9P le habla directo al módem; con bobina (modo B),
 | 3 | `/XBEE_ONSLP` | ON/SLEEP del módem (R37 a PC4, sin montar) |
 | 4 | `sin conexión` | sin conexión |
 | 5 | `sin conexión` | sin conexión |
-| 7 | `/3V3_MODEM` | VCC del módem: 3.33 V de U13 (AP64350) |
+| 7 | `/3V3_MODEM` | VCC del módem: 3.33 V de U13 (AP64352Q) |
 | 8 | `/MODEM_LED` | LED del módem: D13 (R49 1 k) y PC2 (R48 10 k) |
 | 9 | `sin conexión` | sin conexión |

@ -640,9 +655,9 @@ El BOM del paquete `HBOX_v5_Rev6_PROD` coincide pieza por pieza con el esquemát

 | Ref | Pieza | Función | Encapsulado | LCSC | Notas de ensamble |
 |---|---|---|---|---|---|
-| **U3** | STM32F411RET6 | MCU | LQFP-64_10x10mm_P0.5mm | C94355 | revisar rotación en el visor de JLC |
+| **U3** | STM32F411RCT6 | MCU | LQFP-64_10x10mm_P0.5mm | C222222 | T47 (antes RET6, C94355); revisar rotación en el visor de JLC |
 | **U14** | LTC4040EUFD | Cargador / respaldo de batería | QFN-24-1EP_4x5mm_P0.5mm_EP2.65x3.65mm | C687163 | QFN 0.5 mm con EP: vías *Epoxy Filled & Capped* y rayos X (condición 1 del pedido) |
-| **U13** | AP64350SP-13 | Fuente 3.3 V del módem (/3V3_MODEM) | SO-8_L4.9-W3.9-P1.27-LS6.0-BL-EP | C2071691 | revisar rotación en el visor de JLC (huella de easyeda2kicad) |
+| **U13** | AP64352QSP-13 | Fuente 3.3 V del módem (/3V3_MODEM) | SO-8_L4.9-W3.9-P1.27-LS6.0-BL-EP | C5248547 | T47 (antes AP64350SP-13): pin 6 = arranque suave; revisar rotación en el visor de JLC (huella de easyeda2kicad) |
 | **U15** | MP1584EN | Fuente 5 V del ventilador (desde 24 V) | SOIC-8-1EP_3.9x4.9mm_P1.27mm_EP2.29x3mm | C15051 |  |
 | **U9** | MP1584EN | Fuente 3.3 V de Ethernet | SOIC-8-1EP_3.9x4.9mm_P1.27mm_EP2.29x3mm | C15051 |  |
 | **U4** | TLV1117LV33 | LDO 3.3 V del MCU | SOT-223-3_TabPin2 | C15578 |  |
@ -654,14 +669,14 @@ El BOM del paquete `HBOX_v5_Rev6_PROD` coincide pieza por pieza con el esquemát
 | **U6** | SHT40-AD1B | Temperatura y humedad | Sensirion_DFN-4_1.5x1.5mm_P0.8mm_SHT4x_NoCentralPad | C2848306 |  |
 | **U12** | TMP102 | Temperatura (cargador, 0x48) | SOT-563 | C99269 |  |
 | **U8** | TMP102 | Temperatura (módem, 0x49) | SOT-563 | C99269 |  |
-| **U1** | SC7A20TR | Acelerómetro | LGA-12_L2.0-W2.0-P0.50-BL | C5126709 | LGA 2 × 2 mm: revisar rotación en el visor de JLC |
+| **U1** | LIS2DH12TR | Acelerómetro | LGA-12_L2.0-W2.0-P0.50-BL | C110926 | T47 (antes SC7A20TR); LGA 2 × 2 mm: revisar rotación en el visor de JLC |
 | **K1** | G5V-1 DC5 | Relevador del modo B (suelto: puente F9P → módem) | Relay_SPDT_Omron_G5V-1 | C28695 | inserción (THT) |
-| **Q7** | AO4406A | MOSFET de entrada del LTC4040 (IGATE) | SOIC-8_3.9x4.9mm_P1.27mm | C35349 | revisar rotación en el visor de JLC |
+| **Q7** | AO4406A | MOSFET de entrada del LTC4040 (IGATE) | SOIC-8_3.9x4.9mm_P1.27mm | C2944312 | T47: AO4406A de UMW (antes de AOS, C35349); revisar rotación en el visor de JLC |
 | **Q6** | IRFR5305 | Protección de polaridad (P-MOSFET) | TO-252-2 | C2624 |  |
 | **Q4** | AO3401A | Interruptor de la etapa RTK (/SW_5V) | SOT-23 | C15127 |  |
 | **R68** | 10mR/1%/1W | Resistencia de sensado de la entrada (Kelvin) | R_1206_3216Metric | C105362 |  |
 | **L3** | 2.2uH/8A | Bobina del cargador | L_Bourns-SRU8028_8.0x8.0mm | C17700165 |  |
-| **L2** | 4.7uH/4A | Bobina de U13 | L_Bourns-SRU8028_8.0x8.0mm | C17700167 |  |
+| **L2** | 3.3uH/4A | Bobina de U13 | L_Bourns-SRU8028_8.0x8.0mm | C17700166 | T47 (antes 4.7 µH, C17700167) |
 | **L4** | 10uH | Bobina de U15 | L_Bourns-SRU8028_8.0x8.0mm | C17700171 |  |
 | **D18** | SMBJ33CA | TVS de entrada | D_SMB | C83325 | bidireccional (SMBJ33CA, T42a); revisar en el visor |
 | **D21** | SS34 | Diodo de rueda libre de U15 | D_SMA | C8678 |  |
@ -775,6 +790,7 @@ De la [auditoría final del 22-oct](auditoria-final-22oct.md), en la numeración
 | # | Condición | Por qué | Estado |
 |---|---|---|---|
 | 1 | Vías **Epoxy Filled & Capped** y **rayos X en U14** | Las tres vías térmicas del LTC4040 (QFN de 0.5 mm) caen dentro de las ventanas de pasta al 50 %. Es la causa de los puentes y bolitas de la V5.5 y la V4 | se pide así |
+| A2 | **Piezas con existencia en JLC** para el piloto: alternas en U3, U13, U1, Q7, L2, R23 y R77 | El 26-oct no había existencia ni para 5 tarjetas ([revisión](revision-pedido-26oct.md)) | ✅ T47, 27-oct (`bdda3fd`) |
 | 2 | Rotación y polaridad: **corregir el CPL** (21 piezas y la posición de Q6) y revisar en el visor | 26-oct: las huellas de easyeda2kicad (U13, U1) están bien. Las que fallan son huellas de la biblioteca de KiCad donde la tabla del Fabrication Toolkit no coincide con la pieza de JLC ([revisión del 26-oct](revision-pedido-26oct.md)) | ✅ T46, 27-oct (`51dc51b`) |
 | 3 | D18 SMBJ33A → **SMBJ33CA** | Con el arnés al revés, el unidireccional conduce | ✅ T42a (C83325) |
 | P-1 | Relleno de zonas fresco en el `.kicad_pcb` | Una exportación sin rellenar habría mandado cobre de GND sobre vías de T34/T35 | ✅ 22-oct, 13:00 |
@ -814,9 +830,9 @@ De la [auditoría final del 22-oct](auditoria-final-22oct.md), en la numeración
 | F-2 | Ciclo de respaldo de 10 min: STOP + RTC, apagado ordenado, corte LFP 2.95 V / rearme 3.20 V | 3–4 días |
 | F-3 | Driver del SC16IS752 con EFCR primero | 1 día |
 | F-4 | Ethernet de campo configurable | 2 días |
-| F-5 … F-8 | SC7A20, vigilancia del módem (LED + RTCM), modo B con el módem vivo, recuperación módem → etapa → NMEA → módem | 2 días |
+| F-5 … F-8 | LIS2DH12 (desde T47), vigilancia del módem (LED + RTCM), modo B con el módem vivo, recuperación módem → etapa → NMEA → módem | 2 días |

-**FOTA por 4G** es posible en la V5.6 sin tocar el cobre: el caster intercala tramas RTCM propietarias que el MCU recoge en PC7, y la respuesta sube en `$PHLG` ([factibilidad](fota-4g-factibilidad.md)).
+**FOTA por 4G** es posible en la V5.6 sin tocar el cobre: el caster intercala tramas RTCM propietarias que el MCU recoge en PC7, y la respuesta sube en `$PHLG` ([factibilidad](fota-4g-factibilidad.md)). **Con el STM32F411RCT6 del piloto (256 KB, T47) el mapa A/B no cabe:** si se aprueba D-22-6, el volumen lleva RET6.

 ### 13.5 Riesgos

@ -825,7 +841,7 @@ Del [registro de la auditoría final](auditoria-final-22oct.md#6-registro-de-rie
 | Riesgo | Por qué | Qué lo controla | P × I |
 |---|---|---|---|
 | R1 · Soldadura de U14 | QFN de 0.5 mm con 3 vías en la pasta; la V5.5 y la V4 tuvieron puentes | vías tapadas, rayos X y lupa antes de energizar | 2 · 3 |
-| R2 · Rotación de huellas de easyeda2kicad | U13 y U1 nunca se han fabricado | visor de JLC antes de pagar | 1 · 5 |
+| R2 · Rotación de huellas de easyeda2kicad | U13 y U1 nunca se han fabricado (desde T47 son AP64352Q y LIS2DH12, comprobadas contra la huella de JLC) | visor de JLC antes de pagar | 1 · 5 |
 | R4 · Piso de consumo dormido | el W5500 no tiene enable | 0.7.0 con *power-down*; medir el piso en el piloto | 2 · 3 |
 | R5 · RS-485 ocupa el bus al arrancar | DE/RE en /RTSA | EFCR/MCR primero; THVD1410 en las 108 | 2 · 2 |
 | R9 · Firmware 0.7.0 | sin él, el piloto no se puede probar | 0.7.0-pre antes de que lleguen las tarjetas | 3 · 4 |
@ -856,10 +872,13 @@ Designadores de T43 en todo el historial, aunque los mensajes de los commits use
 | 22-oct, 18:00 | T43: designadores en orden, sin huecos, conectores con J; paquete regenerado | `e13d074` · [T43](designadores-t43-22oct.md) |
 | 23-oct, 08:56 | T44 (D-22-9 b): designadores y leyendas de la serigrafía a 0.8 mm con trazo de 0.15 mm, colocados por script (239 designadores, ninguno sin lugar); reglas de texto en el `.kicad_dru` y valores por omisión en el `.kicad_pro`; paquete Rev6 regenerado (solo cambia `F_Silkscreen`) | `93d13e3` · [T44](v6-t44-serigrafia.md#6-v56-v57) |
 | 23-oct, 09:08 | T44b: al menos 0.40 mm entre un designador y cualquier otro texto de la serigrafía (los gráficos siguen a 0.10 mm); 44 designadores más se recolocaron, ninguno sin lugar; DRC igual que con T44; paquete Rev6 regenerado (solo cambia `F_Silkscreen`) | `d19c832` · [T44](v6-t44-serigrafia.md#6-v56-v57) |
+| 27-oct, 10:52 | T46: «FT Rotation Offset» en 21 piezas y «FT Position Offset» en Q6; CPL regenerado (mismo Gerber y BOM) | `51dc51b` · [revisión del pedido](revision-pedido-26oct.md) |
+| 27-oct, 11:17 | T47: BOM del piloto sin faltantes en JLC (U3 RCT6, U13 AP64352Q, U1 LIS2DH12, Q7 de UMW, L2 3.3 µH, R23 y R77 de otro fabricante); paquete regenerado (mismo Gerber y CPL) | `bdda3fd` |
 | 22-oct | Este documento, v1.0 | — |
 | 23-oct | Este documento, v1.1: serigrafía y vistas 3D de T44, reglas de texto y D-22-9 cerrada | — |
 | 23-oct | Este documento, v1.2: serigrafía y vistas 3D de T44b | — |
 | 23-oct | Este documento, v1.3 (revisión independiente): ventana de carga del NTC ≈ +8 … +60 °C (§2, §5 y árbol de alimentación), columna «Renglones del BOM» con los números LCSC distintos (§11), reglas del firmware en lista (§6) y encabezados de tabla legibles en el PDF | — |
+| 27-oct | Este documento, v1.4: T46 y T47 (MCU, U13, U1, L2 y BOM del piloto) | — |

 ## 15. Referencias

--- a/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.7_ES_v1.0.md
+++ b/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_V5.7_ES_v1.0.md
@ -4,20 +4,35 @@ tags: [project-drogheda, hardware, hbox, einarboard, v5.7, documento-de-diseno,
 project: Project Drogheda
 author: "Helgen Technologies (redacción: Claude; revisión: Leo)"
 date: 2026-10-22
-version: 1.3
-status: "ACTIVO — estado al 23-oct-2026, después de T42a, T43, T44 y T44b (HBox_PCB d19c832)"
+version: 1.4
+status: "ACTIVO — estado al 27-oct-2026, después de T46 (CPL) y T47 (BOM del piloto) (HBox_PCB bdda3fd)"
 audience: "Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM), equipo de firmware"
 ---

 # EinarBoard V5.7 (HBOX 5.7) — documento de diseño

-!!! danger "26-oct: revisión independiente del pedido. El piloto es NO-GO hasta cerrar A1 a A6"
+!!! danger "26-oct: revisión independiente del pedido. 27-oct: A1 y A2 cerrados con T46 y T47; el piloto ya se puede pedir"
    La revisión encontró dos cosas que este documento no tenía:

-    - **7 piezas sin existencia en JLC ni para 5 tarjetas:** STM32F411RET6, AP64350SP-13, SC7A20TR, AO4406AL, MWSA0804S-4R7MT, 12.4 kΩ (R23) y SRP1265A-100M (L4).
+    - **7 piezas sin existencia en JLC ni para 5 tarjetas:** STM32F411RET6, AP64350SP-13, SC7A20TR, AO4406AL, MWSA0804S-4R7MT, 12.4 kΩ (R23) y SRP1265A-100M (L4). **27-oct: resuelto con T47 (`bdda3fd`).**
    - **20 piezas con la rotación del CPL equivocada para la huella de JLC.** Entre ellas: U14 a 180°; C1, C14, C30, C68 y C73 invertidos; D20, U8 y U12 a 90°; Q6, con 1.9 mm de corrimiento además; J3, J4 y J10 al revés.

-    La lista de «revisar en el visor» del §11 y del §13.1 ya no basta: **el CPL se corrige antes de pedir**. **27-oct: corregido con T46 (`51dc51b`).** El CPL de `HBOX_v5_Rev7_PROD` ya trae las 20 rotaciones y la posición de Q6, con el mismo Gerber y BOM. Faltan las piezas (A2). Las huellas de easyeda2kicad (U15, L4, U13 y U1) sí están bien. El paquete, el DRC y el netlist están bien. [**▶ Revisión independiente del pedido (26-oct)**](revision-pedido-26oct.md). El PDF (v1.3) es de antes de esta revisión.
+    La lista de «revisar en el visor» del §11 y del §13.1 ya no basta: **el CPL se corrige antes de pedir**. **27-oct: corregido con T46 (`51dc51b`).** El CPL de `HBOX_v5_Rev7_PROD` ya trae las 20 rotaciones y la posición de Q6, con el mismo Gerber y BOM. Las piezas (A2) se resolvieron con T47 el mismo día (recuadro de abajo). Las huellas de easyeda2kicad (U15, L4, U13 y U1) sí están bien. El paquete, el DRC y el netlist están bien. [**▶ Revisión independiente del pedido (26-oct)**](revision-pedido-26oct.md). El PDF (v1.3) es de antes de esta revisión.
+
+!!! info "27-oct: T47 cambió 7 piezas del BOM del piloto por alternas con existencia en JLC"
+    Leo pidió «lo más fácil y lo más rápido» (27-oct, 11:00): en lugar de consignar el AP64350 y el RET6, T47 cambió en el BOM las piezas sin existencia. Todas usan la misma huella y la misma rotación, comprobadas contra la huella de JLC. `tools/t47_check.py`: CPL y designadores idénticos, Gerber idénticos salvo la fecha, y en el BOM solo cambian estas piezas. DRC y ERC, iguales. Este documento ya trae los cambios; el PDF (v1.3) no.
+
+    | Ref | Antes | Ahora (LCSC) | Qué cambia |
+    |---|---|---|---|
+    | U3 | STM32F411RET6 (512 KB) | **STM32F411RCT6** (256 KB, C222222) | Mismo pinout. 0.7.0-pre se compila para `GENERIC_F411RCTX`; con FOTA (D-22-6), el volumen lleva RET6 |
+    | U13 | AP64350SP-13 | **AP64352QSP-13** (C5248547) | El pin 6 pasa de COMP a arranque suave: R67 + C61 (10 nF) dan ≈ 2 ms. Compensación interna. Se revisa en banco |
+    | U1 | SC7A20TR | **LIS2DH12TR** (C110926) | WHO_AM_I = 0x33; misma dirección 0x18 |
+    | Q7 | AO4406A de AOS (C35349) | AO4406A de UMW (C2944312) | — |
+    | L2 | MWSA0804S-4R7MT (4.7 µH) | **MWSA0804S-3R3MT** (3.3 µH, C17700166) | Dentro del rango del AP64352 (2.2–10 µH). Se revisa en banco |
+    | R23 | 12.4 kΩ, C103261 | 12.4 kΩ, C22865 | — |
+    | L4 | SRP1265A-100M (10 µH, C840531) | **SRP1265A-150M** (15 µH, C189912) | Menos rizo: ≈ 0.46 A p-p a 24 V. Se revisa en banco |
+
+    Con el BOM nuevo, el piloto de 5 + 5 no tiene faltantes (27-oct, 11:16). Para las 365 solo faltan L3 (MWSA0804S-2R2MT: 171) y el MCU (RCT6: 222; RET6: 2).

 !!! warning "Estado al 22-oct-2026: lista para el piloto de 5; las 322 esperan el banco con 0.7.0"
    El paquete de fabricación `HBOX_v5_Rev7_PROD` está verificado y ya trae T42a (victorias rápidas), T43 (designadores en orden) y T44 (serigrafía de 0.8 mm). **El piloto de 5 V5.6 + 5 V5.7 tiene GO** (D-22-1), con dos condiciones de pedido que no tocan el cobre: vías tapadas y rayos X en U14, y la revisión de rotaciones en el visor de JLC (§13.1). **D-22-9** (tamaño de los designadores) quedó decidida el 23-oct: (b), designadores de 0.8 mm con trazo de 0.15 mm, colocados por script con T44. En el banco del piloto se mide además la fuente a bordo U15 a 9, 24 y 32 V (D-21-2). **Las 322 siguen en NO-GO** hasta que el piloto pase el banco con el firmware 0.7.0: hoy ningún firmware enciende el módem de esta tarjeta (§13.4).
@ -32,10 +47,10 @@ Todo lo que dice este documento sale de los archivos de la tarjeta (`hbox-watchd
 |---|---|
 | **Tarjeta** | EinarBoard V5.7 · cajetín «EINARBoard HBOX V5.7», rev. 5.7 |
 | **Proyecto KiCad** | `hbox-watchdog-v57` en HBox_PCB (KiCad 10.0.4). Es un proyecto aparte desde el 12-oct: la V5.6 con la fuente de 5 V a bordo |
-| **Archivos de este documento** | commit `d19c832` · PCB sha256 `1f6bf63c` · esquemático `b78d51ea` |
+| **Archivos de este documento** | commit `bdda3fd` (T46 + T47, 27-oct) · PCB sha256 `d61ec066` · esquemático `f656a42b` |
 | **Fecha** | 22-oct-2026 (después de T42a y T43) |
-| **Estado** | Piloto de 5: GO con dos condiciones de pedido (D-22-1). 322 tarjetas: NO-GO hasta el banco del piloto con 0.7.0. D-22-9 decidida el 23-oct: (b), T44 aplicado |
-| **Paquete de fabricación** | `production/HBOX_v5_Rev7_PROD` (Gerber, BOM y CPL del Fabrication Toolkit, regenerados el 22-oct después de T43): BOM de 115 partidas y 229 designadores; CPL de 229 posiciones |
+| **Estado** | Piloto de 5: **GO** (27-oct, con T46 y T47; A3 a A6 al pedir). 365 tarjetas: NO-GO hasta el banco del piloto con 0.7.0. D-22-9 decidida el 23-oct: (b), T44 aplicado |
+| **Paquete de fabricación** | `production/HBOX_v5_Rev7_PROD` (Gerber, BOM y CPL del Fabrication Toolkit, regenerados el 27-oct con T46 y T47): BOM de 115 partidas y 229 designadores; CPL de 229 posiciones |
 | **Dimensiones** | 140.0 × 100.0 mm · 6 barrenos de 3.2 mm: tres M3 de la base del HBOX (MH1, MH3, MH6) y tres de los separadores del simpleRTK2B (MH2, MH4, MH5) |
 | **Capas** | 4 · JLC04161H-7628 · 1.6 mm · ENIG en el pedido |
 | **Piezas** | 246 en el esquemático: 229 montadas por JLC en 115 partidas, 3 sin montar y 14 fuera del BOM (6 puentes de soldadura, 7 puntos de prueba y MOD1), más los 6 barrenos, que solo están en la tarjeta |
@ -52,7 +67,7 @@ Lo que cambia respecto a la V5.6 ([documento de diseño de la V5.6](diseno-v56.m
    - F2, fusible de 3 A lento (2410, SMD);
    - D18 SMBJ33CA, después del fusible; desde T42a es bidireccional, así que con el arnés al revés ya no abre F2;
    - Q6 IRFR5305 contra polaridad invertida.
- **U15 TPS54360B** (3.5 A, 4.5–60 V) hace `/VEH5V`: 5.32 V a 600 kHz, con L4 10 µH (SRP1265A) y D21 B560C. Lleva C76/C79 de 2.2 µF/100 V a la entrada y C74/C75 de 47 µF a la salida. EN queda libre (R78/R79 sin montar): siempre encendida.
+- **U15 TPS54360B** (3.5 A, 4.5–60 V) hace `/VEH5V`: 5.32 V a 600 kHz, con L4 15 µH (SRP1265A-150M desde T47; antes 10 µH) y D21 B560C. Lleva C76/C79 de 2.2 µF/100 V a la entrada y C74/C75 de 47 µF a la salida. EN queda libre (R78/R79 sin montar): siempre encendida.
 - **Sin J16 y sin el buck del ventilador de la V5.6.** El ventilador cuelga de `/VEH5V` por JP1, que en la V5.7 viene puenteado de fábrica.
 - **Ignición en vehículos de 12 V.** Es el mismo divisor que en la V5.6, pero a 12 V el pin queda en 1.38 V, en la zona indefinida del STM32. Por eso se lee por ADC con histéresis (E-7).
 - **Layout.** Las pasadas 3 a 6 replican las de la V5.6. T36 y T37 son la pasada 6 de la V5.7, y T42a agrega una 2.ª vía de `/SYS5V` (E-11).
@ -85,14 +100,14 @@ Lo que el firmware tiene que respetar (detalle en el §6):
 | `/24V_IN` | J15.1 (vehículo) | 9–32 V CC | F2: 3 A | — | antes del fusible F2 |
 | `/VIN_FUSED` | F2 3 A/125 V lento (2410) | = entrada | — | Q6 | D18 SMBJ33CA a GND: el techo de la entrada son 33 V |
 | `/24V` | Q6 IRFR5305 (polaridad; D19 15 V y R74 en la compuerta) | = entrada | — | U15 | entrada de U15; C76/C79 2.2 µF/100 V |
-| `/VEH5V` | U15 TPS54360B | 5.32 V | U15: 3.5 A | U14 | 0.8 V × (1 + R80/R77) = 0.8 × (1 + 57.6/10.2); 600 kHz (R75 162 k); L4 10 µH (SRP1265A), D21 B560C; EN libre (R78/R79 sin montar) |
+| `/VEH5V` | U15 TPS54360B | 5.32 V | U15: 3.5 A | U14 | 0.8 V × (1 + R80/R77) = 0.8 × (1 + 57.6/10.2); 600 kHz (R75 162 k); L4 15 µH (SRP1265A-150M, T47), D21 B560C; EN libre (R78/R79 sin montar) |
 | `/5V_FAN` | JP1 (puenteado) desde /VEH5V | = /VEH5V | — | J3 | Q1 AO3400A conmuta el retorno (PA6); D3 de rueda libre |
 | `/VIN_SW` | R68 10 mΩ | ≈ /VEH5V | 2.5 A (25 mV / 10 mΩ) | Q7, U14 | sensado Kelvin de la corriente de entrada del LTC4040 |
 | `/MAIN5V` | Q7 AO4406A (IGATE de U14) · o el refuerzo de U14 desde la batería | ≈ /VEH5V; 4.79 V en respaldo | respaldo: 2.5 A | J2 | VSYS del LTC4040: 0.8 × (1 + R65/R64) = 0.8 × (1 + 499/100) = 4.79 V. PFI: 4.40 V al caer (R59/R60) |
 | `/BAT_PLUS` | J5 (paquete) · L3 2.2 µH | 2.5–3.5 V (LFP) | carga 1.40 A | U14 | flotación 3.50 V (JP3 2-3, JP5 1-2, JP4 1-2); carga 2000 / R58 = 2000 / 1430 |
 | `/SYS5V` | J2 (corte externo) o JP2 | = /MAIN5V | — | K1, U9, U13 | abrir J2 apaga todo salvo el LTC4040 y su cargador |
 | `/SW_5V` | F1 PPTC 4 A → Q4 AO3401A (PA1 por Q3) | = /SYS5V | F1: 4 A sostenido / 8 A disparo | MOD1 | R8 a /SYS5V: apagada por defecto. Solo alimenta al simpleRTK2B (MOD1.5) |
-| `/3V3_MODEM` | U13 AP64350 (EN = PC3) | 3.33 V | U13: 3.5 A | J8, J9 | 0.8 × (1 + R50/R51) = 0.8 × (1 + 100/31.6); 500 kHz (R63 200 k); L2 4.7 µH; C30 220 µF polímero |
+| `/3V3_MODEM` | U13 AP64352Q (EN = PC3) | 3.33 V | U13: 3.5 A | J8, J9 | 0.8 × (1 + R50/R51) = 0.8 × (1 + 100/31.6); 500 kHz (R63 200 k); L2 3.3 µH; arranque suave de ≈ 2 ms en el pin 6 (R67 + C61 10 nF); compensación interna (T47); C30 220 µF polímero |
 | `/3V3_ETH` | U9 MP1584EN (siempre encendida) | 3.33 V | U9: 3 A | J6, U2 | 0.8 × (1 + R46/R47) = 0.8 × (1 + 100/31.6); L1 10 µH, D11 SS34 |
 | `/LDO_IN` | D9 ← /SYS5V · D8 ← VBUS de J7 | ≈ 4.3–5.0 V | — | U4 | OR con diodos SS34: el MCU arranca con solo el USB |
 | `/3V3` | U4 TLV1117LV33 | 3.3 V | U4: 1 A | J10, J14, MOD1, U1, U3, U5, U6, U7, U8, U10, U11, U12 | LDO de caída baja: el 3V3 se sostiene también en respaldo |
@ -128,9 +143,9 @@ Lo que el firmware tiene que respetar (detalle en el §6):
 | Consumo en respaldo | ≈ 2.9 W promedio (0.6 A) y ≈ 8.7 W de pico (1.8 A). Piso dormido ≈ 75 mW con el W5500 en *power-down*: ≈ 5 días con ventanas de 45 s cada 10 min. Se mide en el piloto | [auditoría final, §4](auditoria-final-22oct.md#4-bateria-apagon-del-modem-y-ciclo-de-10-min) |
 | GNSS | simpleRTK2B Pro (ZED-F9P, multibanda L1/L2, RTK) en los conectores UNO (MOD1) · `/SW_5V` con F1 de 4 A · IOREF = /3V3 · −40 … +85 °C (u-blox) | esquemático |
 | Módem | 4G NTRIP Master de ArduSimple en el zócalo XBee (J8/J9, paso 2.00 mm), con cliente NTRIP propio · 3.33 V de U13 (hasta 3.5 A) · USB de servicio por J13 | esquemático |
-| MCU | STM32F411RET6 a 96 MHz, 512 KB de Flash, 128 KB de RAM · HSE 25 MHz (Y2) · LSE 32.768 kHz (Y4) | esquemático; `board_v56.h` |
+| MCU | STM32F411RCT6 a 96 MHz, 256 KB de Flash, 128 KB de RAM (T47; el RET6 de 512 KB entra en la misma huella) · HSE 25 MHz (Y2) · LSE 32.768 kHz (Y4) | esquemático; `board_v56.h` |
 | Interfaces | Ethernet 10/100 (W5500, J6) · RS-485 (SP3485, J11) · RS-232 (TRS3232E, J12) o TTL 3.3 V (J14) · USB-C del MCU (J7) · USB-C del módem (J13) · LED RGB externo (J10) · LED de panel (J4) · reset externo (J1) · corte externo (J2) · ventilador (J3) | §7 |
-| Sensores en la tarjeta | SHT40 (U6), TMP102 ×2 (U12 cargador, U8 módem), SC7A20 (U1), NTC del paquete (PC5) | §6 |
+| Sensores en la tarjeta | SHT40 (U6), TMP102 ×2 (U12 cargador, U8 módem), LIS2DH12 (U1), NTC del paquete (PC5) | §6 |
 | Mecánica | 140.0 × 100.0 mm · 6 barrenos de 3.2 mm · todas las piezas arriba | PCB |

 !!! warning "Rango de temperatura del sistema: sin validar"
@ -142,7 +157,7 @@ Lo que el firmware tiene que respetar (detalle en el §6):

 ## 6. MCU: mapa de pines

-U3 es un STM32F411RET6 (LQFP-64). La tabla sale del netlist; la última columna es la macro de `04-Source-Code/firmware/hbox_v5_bringup/board_v56.h`, el único lugar donde se nombran los pines de V5.6/V5.7. **Los 64 pines son idénticos en la V5.6.**
+U3 es un STM32F411RCT6 (LQFP-64; RET6 hasta T47, mismo pinout). La tabla sale del netlist; la última columna es la macro de `04-Source-Code/firmware/hbox_v5_bringup/board_v56.h`, el único lugar donde se nombran los pines de V5.6/V5.7. **Los 64 pines son idénticos en la V5.6.**

 **Reglas para el firmware:**

@ -172,7 +187,7 @@ U3 es un STM32F411RET6 (LQFP-64). La tabla sale del netlist; la última columna
 | 8 | PC0 | `/ETH_INT` | U2.36 (~INT) | INT del W5500 (U2), activo en bajo | GPIO · EXTI0 | `PIN_ETH_INT` |
 | 9 | PC1 | `/MODEM_RST_MCU` | R43 1k → /MODEM_RST | Reset del módem (J8.5), activo en bajo: OUTPUT LOW para reiniciarlo y alta Z para soltarlo, nunca HIGH. SW3 en paralelo | GPIO (drenador abierto) | `PIN_MODEM_RST` |
 | 10 | PC2 | `/MODEM_LED_MCU` | R48 10k → /MODEM_LED | LED de actividad del módem (J9.8): entrada de 3.3 V | GPIO | `PIN_MODEM_LED` |
-| 11 | PC3 | `/MODEM_EN` | R56 10k → /MODEM_EN_U13 | EN de U13 (AP64350, /3V3_MODEM): HIGH = módem encendido. R57 a GND lo deja apagado en reset y en DFU | GPIO | `PIN_MODEM_EN` |
+| 11 | PC3 | `/MODEM_EN` | R56 10k → /MODEM_EN_U13 | EN de U13 (AP64352Q, /3V3_MODEM): HIGH = módem encendido. R57 a GND lo deja apagado en reset y en DFU | GPIO | `PIN_MODEM_EN` |
 | 12 | VSSA | `GND` | (189 nodos) | Tierra analógica | — | — |
 | 13 | VDDA | `/VDDA` | C28 100nF → GND · C33 1uF → GND · R30 10R → /3V3 | Alimentación del ADC (/VDDA, filtro R30 10 Ω) | — | — |
 | 14 | PA0 | `/BAT_SENSE` | C27 100nF → GND · R26 10k → GND · R28 10k → /BAT_PLUS | Voltaje del paquete por divisor ÷2 (R28/R26) | ADC1_IN0 | `PIN_BAT_SENSE` |
@ -223,7 +238,7 @@ U3 es un STM32F411RET6 (LQFP-64). La tabla sale del netlist; la última columna
 | 59 | PB7 | `/I2C_SDA` | R34 4.7k → /3V3 · U1.2 (SDx) · U5.14 (SDA/VSS) · U6.1 (SDA) · U8.6 (SDA) · U11.15 (SDA) · U12.6 (SDA) | Bus I²C1 (SDA); pull-up R34 4.7 k | I2C1_SDA AF4 | `PIN_I2C_SDA` |
 | 60 | BOOT0 | `/BOOT0` | R35 10k → GND · SW1.2 | BOOT0: R35 10 k a GND; SW1 lo sube a 3V3 (DFU) | BOOT0 | — |
 | 61 | PB8 | `/SER_IRQ` | R36 10k → /3V3 · U5.15 (~IRQ) | IRQ del SC16IS752 (U5), drenador abierto, R36 10 k | GPIO · EXTI8 | `PIN_SER_IRQ` |
-| 62 | PB9 | `/ACC_INT1` | U1.5 (INT1) | INT1 del acelerómetro SC7A20 (U1): despertar por movimiento desde STOP | GPIO · EXTI9 | `PIN_ACC_INT1` |
+| 62 | PB9 | `/ACC_INT1` | U1.5 (INT1) | INT1 del acelerómetro LIS2DH12 (U1): despertar por movimiento desde STOP | GPIO · EXTI9 | `PIN_ACC_INT1` |
 | 63 | VSS | `GND` | (189 nodos) | Tierra | — | — |
 | 64 | VDD | `/3V3` | (55 nodos) | Alimentación | — | — |

@ -231,7 +246,7 @@ U3 es un STM32F411RET6 (LQFP-64). La tabla sale del netlist; la última columna

 | Dirección (7 bits) | Ref | Pieza | Para qué | Cómo se fija |
 |---|---|---|---|---|
-| `0x18` | **U1** | SC7A20TR | Acelerómetro de 3 ejes: vibración y despertar por movimiento (INT1 → PB9) | SDO a GND |
+| `0x18` | **U1** | LIS2DH12TR (WHO_AM_I 0x33) | Acelerómetro de 3 ejes: vibración y despertar por movimiento (INT1 → PB9) | SDO a GND |
 | `0x20` | **U11** | PCF8574 | Expansor: medidor de batería D17–D14 (P0–P3) y LED RGB externo J10 (P4–P6); P7 libre. Solo hunde corriente | A0–A2 a GND |
 | `0x44` | **U6** | SHT40-AD1B | Temperatura y humedad del aire | fija (variante AD1B) |
 | `0x48` | **U12** | TMP102 | Temperatura junto al cargador (U14/L3) | ADD0 a GND |
@ -364,7 +379,7 @@ Sin bobina (K1 suelto), el F9P le habla directo al módem; con bobina (modo B),

 | Pin(es) | Red | Función |
 |---|---|---|
-| 1 | `/3V3_MODEM` | VCC del módem: 3.33 V de U13 (AP64350) |
+| 1 | `/3V3_MODEM` | VCC del módem: 3.33 V de U13 (AP64352Q) |
 | 2 | `/DOUT_4G` | TX del módem: RTCM3 → RX2 del F9P (MOD1 D2) y, por R41, a PC7 |
 | 3 | `/DIN_4G` | RX del módem ← común de K1 (suelto: TX2 del F9P; activado: PA9) |
 | 4, 10 | `GND` | Tierra |
@ -383,7 +398,7 @@ Sin bobina (K1 suelto), el F9P le habla directo al módem; con bobina (modo B),
 | 3 | `/XBEE_ONSLP` | ON/SLEEP del módem (R37 a PC4, sin montar) |
 | 4 | `sin conexión` | sin conexión |
 | 5 | `sin conexión` | sin conexión |
-| 7 | `/3V3_MODEM` | VCC del módem: 3.33 V de U13 (AP64350) |
+| 7 | `/3V3_MODEM` | VCC del módem: 3.33 V de U13 (AP64352Q) |
 | 8 | `/MODEM_LED` | LED del módem: D13 (R49 1 k) y PC2 (R48 10 k) |
 | 9 | `sin conexión` | sin conexión |

@ -620,9 +635,9 @@ El BOM del paquete `HBOX_v5_Rev7_PROD` coincide pieza por pieza con el esquemát

 | Ref | Pieza | Función | Encapsulado | LCSC | Notas de ensamble |
 |---|---|---|---|---|---|
-| **U3** | STM32F411RET6 | MCU | LQFP-64_10x10mm_P0.5mm | C94355 | revisar rotación en el visor de JLC |
+| **U3** | STM32F411RCT6 | MCU | LQFP-64_10x10mm_P0.5mm | C222222 | T47 (antes RET6, C94355); revisar rotación en el visor de JLC |
 | **U14** | LTC4040EUFD | Cargador / respaldo de batería | QFN-24-1EP_4x5mm_P0.5mm_EP2.65x3.65mm | C687163 | QFN 0.5 mm con EP: vías *Epoxy Filled & Capped* y rayos X (condición 1 del pedido) |
-| **U13** | AP64350SP-13 | Fuente 3.3 V del módem (/3V3_MODEM) | SO-8_L4.9-W3.9-P1.27-LS6.0-BL-EP | C2071691 | revisar rotación en el visor de JLC (huella de easyeda2kicad) |
+| **U13** | AP64352QSP-13 | Fuente 3.3 V del módem (/3V3_MODEM) | SO-8_L4.9-W3.9-P1.27-LS6.0-BL-EP | C5248547 | T47 (antes AP64350SP-13): pin 6 = arranque suave; revisar rotación en el visor de JLC (huella de easyeda2kicad) |
 | **U15** | TPS54360B | Fuente 5 V del vehículo (60 V) | SO-8_L4.9-W3.9-P1.27-LS6.0-BL-EP | C524806 | revisar rotación en el visor de JLC (huella de easyeda2kicad) |
 | **U9** | MP1584EN | Fuente 3.3 V de Ethernet | SOIC-8-1EP_3.9x4.9mm_P1.27mm_EP2.29x3mm | C15051 |  |
 | **U4** | TLV1117LV33 | LDO 3.3 V del MCU | SOT-223-3_TabPin2 | C15578 |  |
@ -634,15 +649,15 @@ El BOM del paquete `HBOX_v5_Rev7_PROD` coincide pieza por pieza con el esquemát
 | **U6** | SHT40-AD1B | Temperatura y humedad | Sensirion_DFN-4_1.5x1.5mm_P0.8mm_SHT4x_NoCentralPad | C2848306 |  |
 | **U12** | TMP102 | Temperatura (cargador, 0x48) | SOT-563 | C99269 |  |
 | **U8** | TMP102 | Temperatura (módem, 0x49) | SOT-563 | C99269 |  |
-| **U1** | SC7A20TR | Acelerómetro | LGA-12_L2.0-W2.0-P0.50-BL | C5126709 | LGA 2 × 2 mm: revisar rotación en el visor de JLC |
+| **U1** | LIS2DH12TR | Acelerómetro | LGA-12_L2.0-W2.0-P0.50-BL | C110926 | T47 (antes SC7A20TR); LGA 2 × 2 mm: revisar rotación en el visor de JLC |
 | **K1** | G5V-1 DC5 | Relevador del modo B (suelto: puente F9P → módem) | Relay_SPDT_Omron_G5V-1 | C28695 | inserción (THT) |
-| **Q7** | AO4406A | MOSFET de entrada del LTC4040 (IGATE) | SOIC-8_3.9x4.9mm_P1.27mm | C35349 | revisar rotación en el visor de JLC |
+| **Q7** | AO4406A | MOSFET de entrada del LTC4040 (IGATE) | SOIC-8_3.9x4.9mm_P1.27mm | C2944312 | T47: AO4406A de UMW (antes de AOS, C35349); revisar rotación en el visor de JLC |
 | **Q6** | IRFR5305 | Protección de polaridad (P-MOSFET) | TO-252-2 | C2624 |  |
 | **Q4** | AO3401A | Interruptor de la etapa RTK (/SW_5V) | SOT-23 | C15127 |  |
 | **R68** | 10mR/1%/1W | Resistencia de sensado de la entrada (Kelvin) | R_1206_3216Metric | C105362 |  |
 | **L3** | 2.2uH/8A | Bobina del cargador | L_Bourns-SRU8028_8.0x8.0mm | C17700165 |  |
-| **L2** | 4.7uH/4A | Bobina de U13 | L_Bourns-SRU8028_8.0x8.0mm | C17700167 |  |
-| **L4** | 10uH/SRP1265A | Bobina de U15 | IND-SMD_L13.5-W12.5 | C840531 | revisar rotación en el visor de JLC |
+| **L2** | 3.3uH/4A | Bobina de U13 | L_Bourns-SRU8028_8.0x8.0mm | C17700166 | T47 (antes 4.7 µH, C17700167) |
+| **L4** | 15uH/SRP1265A | Bobina de U15 | IND-SMD_L13.5-W12.5 | C189912 | T47 (antes 10 µH, C840531); revisar rotación en el visor de JLC |
 | **D18** | SMBJ33CA | TVS de entrada | D_SMB | C83325 | bidireccional (SMBJ33CA, T42a); revisar en el visor |
 | **D21** | B560C | Diodo de rueda libre de U15 | D_SMC | C85100 | revisar polaridad en el visor de JLC |
 | **D20** | USBLC6-2SC6 | ESD del USB del módem | SOT-23-6 | C7519 |  |
@ -756,6 +771,7 @@ De la [auditoría final del 22-oct](auditoria-final-22oct.md), en la numeración
 | # | Condición | Por qué | Estado |
 |---|---|---|---|
 | 1 | Vías **Epoxy Filled & Capped** y **rayos X en U14** | Las tres vías térmicas del LTC4040 (QFN de 0.5 mm) caen dentro de las ventanas de pasta al 50 %. Es la causa de los puentes y bolitas de la V5.5 y la V4 | se pide así |
+| A2 | **Piezas con existencia en JLC** para el piloto: alternas en U3, U13, U1, Q7, L2, R23 y L4 | El 26-oct no había existencia ni para 5 tarjetas ([revisión](revision-pedido-26oct.md)) | ✅ T47, 27-oct (`bdda3fd`) |
 | 2 | Rotación y polaridad: **corregir el CPL** (20 piezas y la posición de Q6) y revisar en el visor | 26-oct: las huellas de easyeda2kicad (U15, L4, U13, U1) están bien. Las que fallan son huellas de la biblioteca de KiCad donde la tabla del Fabrication Toolkit no coincide con la pieza de JLC ([revisión del 26-oct](revision-pedido-26oct.md)) | ✅ T46, 27-oct (`51dc51b`) |
 | 3 | D18 SMBJ33A → **SMBJ33CA** | Con el arnés al revés, el unidireccional conducía y abría F2 (SMD) | ✅ T42a (C83325) |
 | P-1 | Relleno de zonas fresco en el `.kicad_pcb` | Una exportación sin rellenar habría mandado cobre de GND sobre vías de T36/T37 | ✅ 22-oct, 13:00 |
@ -802,9 +818,9 @@ E-11 (la 2.ª vía de `/SYS5V` hacia el LDO y U9) quedó cerrado con T42a.
 | F-2 | Ciclo de respaldo de 10 min: STOP + RTC, apagado ordenado, corte LFP 2.95 V / rearme 3.20 V | 3–4 días |
 | F-3 | Driver del SC16IS752 con EFCR primero | 1 día |
 | F-4 | Ethernet de campo configurable | 2 días |
-| F-5 … F-8 | SC7A20, vigilancia del módem (LED + RTCM), modo B con el módem vivo, recuperación módem → etapa → NMEA → módem | 2 días |
+| F-5 … F-8 | LIS2DH12 (desde T47), vigilancia del módem (LED + RTCM), modo B con el módem vivo, recuperación módem → etapa → NMEA → módem | 2 días |

-**FOTA por 4G** es posible en la V5.7 sin tocar el cobre, igual que en la V5.6: el caster intercala tramas RTCM propietarias que el MCU recoge en PC7, y la respuesta sube en `$PHLG` ([factibilidad](fota-4g-factibilidad.md)).
+**FOTA por 4G** es posible en la V5.7 sin tocar el cobre, igual que en la V5.6: el caster intercala tramas RTCM propietarias que el MCU recoge en PC7, y la respuesta sube en `$PHLG` ([factibilidad](fota-4g-factibilidad.md)). **Con el STM32F411RCT6 del piloto (256 KB, T47) el mapa A/B no cabe:** si se aprueba D-22-6, el volumen lleva RET6.

 ### 13.5 Riesgos

@ -813,7 +829,7 @@ Del [registro de la auditoría final](auditoria-final-22oct.md#6-registro-de-rie
 | Riesgo | Por qué | Qué lo controla | P × I |
 |---|---|---|---|
 | R1 · Soldadura de U14 | QFN de 0.5 mm con 3 vías en la pasta; la V5.5 y la V4 tuvieron puentes | vías tapadas, rayos X y lupa antes de energizar | 2 · 3 |
-| R2 · Rotación de huellas de easyeda2kicad | U15, L4, U13 y U1 nunca se han fabricado; polaridad de D21 | visor de JLC antes de pagar | 1 · 5 |
+| R2 · Rotación de huellas de easyeda2kicad | U15, L4, U13 y U1 nunca se han fabricado (desde T47, L4 es la SRP1265A-150M, U13 el AP64352Q y U1 el LIS2DH12, comprobadas contra la huella de JLC); polaridad de D21 | visor de JLC antes de pagar | 1 · 5 |
 | R6 · Ignición mal leída a 12 V | 1.38 V en PA5, zona indefinida | 0.7.0: ADC con histéresis | 1 · 3 |
 | R8 · Timbre o calor en U15 | lazo de entrada de 56 mm² y ≈ 2.5 W a 32 V | banco a 9/24/32 V con 2.5 A, osciloscopio y cámara térmica (D-21-2) | 2 · 2 |
 | R14 · Vías únicas en la entrada de 24 V | a 9 V y 1.9 A se calientan | instalaciones a 24 V (0.7 A); cámara térmica a 9 V; 2.ª vía en la siguiente revisión | 1 · 2 |
@ -846,10 +862,13 @@ Designadores de T43 en todo el historial, aunque los mensajes de los commits use
 | 22-oct, 18:00 | T43: designadores en orden, sin huecos, conectores con J; serigrafía «IGN 12-24V»; paquete regenerado | `e13d074` · [T43](designadores-t43-22oct.md) |
 | 23-oct, 08:56 | T44 (D-22-9 b): designadores y leyendas de la serigrafía a 0.8 mm con trazo de 0.15 mm, colocados por script (244 designadores, ninguno sin lugar); reglas de texto en el `.kicad_dru` y valores por omisión en el `.kicad_pro`; paquete Rev7 regenerado (solo cambia `F_Silkscreen`) | `93d13e3` · [T44](v6-t44-serigrafia.md#6-v56-v57) |
 | 23-oct, 09:08 | T44b: al menos 0.40 mm entre un designador y cualquier otro texto de la serigrafía (los gráficos siguen a 0.10 mm); 44 designadores más se recolocaron, ninguno sin lugar; DRC igual que con T44; paquete Rev7 regenerado (solo cambia `F_Silkscreen`) | `d19c832` · [T44](v6-t44-serigrafia.md#6-v56-v57) |
+| 27-oct, 10:52 | T46: «FT Rotation Offset» en 20 piezas y «FT Position Offset» en Q6; CPL regenerado (mismo Gerber y BOM) | `51dc51b` · [revisión del pedido](revision-pedido-26oct.md) |
+| 27-oct, 11:17 | T47: BOM del piloto sin faltantes en JLC (U3 RCT6, U13 AP64352Q, U1 LIS2DH12, Q7 de UMW, L2 3.3 µH, R23 de otro fabricante y L4 15 µH); paquete regenerado (mismo Gerber y CPL) | `bdda3fd` |
 | 22-oct | Este documento, v1.0 | — |
 | 23-oct | Este documento, v1.1: serigrafía y vistas 3D de T44, reglas de texto y D-22-9 cerrada | — |
 | 23-oct | Este documento, v1.2: serigrafía y vistas 3D de T44b | — |
 | 23-oct | Este documento, v1.3 (revisión independiente): ventana de carga del NTC ≈ +8 … +60 °C (§2, §5 y árbol de alimentación), columna «Renglones del BOM» con los números LCSC distintos (§11), reglas del firmware en lista (§6) y encabezados de tabla legibles en el PDF | — |
+| 27-oct | Este documento, v1.4: T46 y T47 (MCU, U13, U1, L2, L4 y BOM del piloto) | — |

 ## 15. Referencias

--- a/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_v6_ES_v1.0.md
+++ b/03-Architecture-Hardware/2026-10-22_Drogheda_Documento-de-Diseno_v6_ES_v1.0.md
@ -4,8 +4,8 @@ tags: [project-drogheda, hardware, hbox, einarboard, v6, documento-de-diseno, es
 project: Project Drogheda
 author: "Helgen Technologies (redacción: Claude; revisión: Leo)"
 date: 2026-10-22
-version: 1.1
-status: "ACTIVO — estado al 22-oct-2026, después de T44 (HBox_PCB bd27501)"
+version: 1.2
+status: "ACTIVO — estado al 22-oct-2026, después de T44 (HBox_PCB bd27501) · 27-oct: T48 (una sola SIM) y T49 (sin sondas NTC externas) en el esquemático (3154018)"
 audience: "Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM), equipo de firmware"
 ---

@ -14,6 +14,12 @@ audience: "Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adrian
 !!! danger "Estado al 22-oct-2026, después de T44: la v6 todavía no se puede pedir"
    El esquemático está verificado (ERC sin errores) y el ruteo está completo, pero faltan los bloques B a H del layout del [plan de fines de semana](v6-plan-fines-de-semana.md), la decisión **D-22-4** (TVS de la SIM) y **el firmware de la v6, que todavía no existe**. Metas: **G1**, pedido del piloto de 20 el lun 2-nov; **G2**, lista para producción ≈ 22-nov, cuando las 20 pasen el banco. De los 8 bloqueantes de la auditoría del 16-oct ya están cerrados 4 (§13).

+!!! info "27-oct: T48 y T49 ya están en el esquemático; el PCB los recibe con Actualizar PCB (Michelle)"
+    - **T48 (Leo, 27-oct: una sola SIM).** Salen la eSIM MFF2 (U13), sus cuatro 0 Ω de selección (R41, R63, R65 y R69) y las redes `/SIMA_*`. Ninguna se montaba. La v6 se queda con la **nano-SIM (4FF) J11**, JAE SF72S006VBDR2500 (LCSC C2977286). Commit `cb1a652`.
+    - **T49 (decisión del 9-oct).** Salen las sondas NTC externas: J2 con R14, C9 y D4 (`/NTC_TEMP` → PB1), y J4 con R15, C28 y D6 (`/NTC2` → PC4). PB1 y PC4 quedan libres, con su marca de «sin conexión». Commit `3154018`.
+    - En el netlist solo cambian esas 13 piezas y esas redes. ERC: 0 errores.
+    - Las tablas de este documento (pines, conectores, BOM) son del 22-oct y todavía muestran esas piezas. Michelle actualiza el PCB y borra el cobre suelto según sus [instrucciones del 27-oct](instrucciones-michelle-27oct.md).
+
 **Descargas:** [este documento en PDF](2026-10-22_Drogheda_Documento-de-Diseno_v6_ES_v1.0.pdf) · [esquemático completo en PDF](img/diseno-v6/hbox-watchdog-v6-esquematico.pdf) · [tabla de designadores viejo → nuevo (T43)](designadores-t43-22oct.md#8-tablas-viejo-nuevo)

 Todo lo que dice este documento sale de los archivos de la tarjeta (`hbox-watchdog-v6.kicad_sch` y `.kicad_pcb` del commit de la ficha) o de un documento citado. Las tablas de pines, conectores, rieles, puntos de prueba y BOM se generaron del netlist y del PCB; no se escribieron a mano. Los designadores son los de T43 (22-oct), los que trae la serigrafía.
@ -40,7 +46,7 @@ La v6 es la tarjeta del HBOX con **el GNSS y el módem soldados a bordo**. Las t
 Lo que cambia, bloque por bloque:

 - **GNSS.** U18 ZED-F9P-04B, multibanda, en su propia isla. Su riel /3V3_GNSS lo enciende el MCU (PA1 → Q8 → Q11 → U20). La alimentación de la antena pasa por U25 (TPS2552), que la limita a ≈ 75 mA y avisa de un corto en PC2. Antena por U.FL (J13).
- **Módem.** U6 A7670SA-LASC: LTE Cat 1 con respaldo GSM y las bandas de Latinoamérica (LTE B1/2/3/4/5/7/8/28/66, GSM 900/1800), una sola antena (J8, U.FL) y nano-SIM (J11). El eSIM MFF2 (U13) está dibujado pero no se monta, porque Telcel no surte MFF2. Su fuente de 3.8 V es U4, que el MCU enciende con PC10. Tiene USB-C propio (J16) para cargarle firmware.
+- **Módem.** U6 A7670SA-LASC: LTE Cat 1 con respaldo GSM y las bandas de Latinoamérica (LTE B1/2/3/4/5/7/8/28/66, GSM 900/1800), una sola antena (J8, U.FL) y nano-SIM (J11). El eSIM MFF2 (U13) estaba dibujado pero no se montaba, porque Telcel no surte MFF2; **T48 lo quitó del esquemático el 27-oct**. Su fuente de 3.8 V es U4, que el MCU enciende con PC10. Tiene USB-C propio (J16) para cargarle firmware.
 - **Correcciones.** El TXD del módem llega al RXD2 del F9P por U9 (1.8 → 3.3 V) y U23. U23 es un buffer con Ioff alimentado de /3V3_GNSS: cuando el F9P está apagado, nada lo alimenta por sus pines. El MCU ve el mismo flujo en PC7.
 - **K1 no se monta.** En las V5.x, el relevador K1 deja pasar las correcciones aunque el MCU esté muerto (modo B). En la v6 ese camino no sirve: el A7670SA no tiene cliente NTRIP propio. PC6 llega al módem directo por R8 (0 Ω).
 - **Fuente de 5 V a bordo.** U22 TPS54360B, como en la V5.7, en lugar de la Mean Well SD-15B-05 externa. J5 queda como entrada de 5 V para el banco. Antes de U22 están el fusible F2 en portafusibles, la protección de polaridad Q10 y los TVS D33/D26.
@ -262,13 +268,13 @@ Bus I²C1 en PB6 (SCL) / PB7 (SDA), pull-ups R50 / R51 de 4.7 k a /3V3, todo a 3

 La leyenda de serigrafía propuesta es «VIN 9-36V · GND · IGN · GND · NC» (L-59). Con los TVS de 33 V, el rango real de operación es 9–32 V.

-!!! note "J2 y J4 se van a quitar (decidido el 9-oct, falta aplicarlo)"
+!!! note "J2 y J4 se quitaron con T49 (27-oct; decidido el 9-oct)"
    Las sondas NTC externas son redundantes y se necesita el espacio.

    - **J2**, con R14, C9 y D4, es `/NTC_TEMP` → PB1.
    - **J4**, con R15, C28 y D6, es `/NTC2` → PC4.

-    La temperatura de la celda sigue llegando por la NTC del paquete (PC5), y la del cargador y la del módem por los TMP102. Claude las quita del esquemático entre semana y Michelle corre *Actualizar PCB* ([auditoría del 16-oct, §7](v6-auditoria-produccion-16oct.md#7-decisiones-para-leo)).
+    La temperatura de la celda sigue llegando por la NTC del paquete (PC5), y la del cargador y la del módem por los TMP102. Claude las quitó del esquemático el 27-oct (T49, `3154018`) y Michelle corre *Actualizar PCB* ([instrucciones](instrucciones-michelle-27oct.md)) ([auditoría del 16-oct, §7](v6-auditoria-produccion-16oct.md#7-decisiones-para-leo)).

 **Pines por conector** (generado del netlist):

@ -656,15 +662,15 @@ Todavía no hay paquete de fabricación de la v6. Gerber, BOM y CPL los genera C
 | **D31** | SMBJ33A | TVS de la ignición | D_SMB | C224019 |  |
 | **D33** | SMBJ33A | TVS después del fusible | D_SMB | C224019 |  |
 | **F2** | 3A/125V-NANO2-in-holder | Fusible de entrada (portafusibles) | Fuseholder_Littelfuse_Nano2_154x | C206912 |  |
-| **J11** | NanoSIM-JAE-SF72S006 | Zócalo nano-SIM | JAE_SIM_Card_SF72S006 | C2977286 | pre-orden en JLC |
+| **J11** | NanoSIM-JAE-SF72S006 | Zócalo nano-SIM | JAE_SIM_Card_SF72S006 | C2977286 | 27-oct: 11 636 en existencia en JLC; ya no hace falta pre-ordenarlo |
 | **J9** | HR911105A | RJ45 con magnéticos | RJ45_Hanrun_HR911105A_Horizontal | C12074 |  |

 **Para el pedido** ([plan, §5.2–5.3](v6-plan-fines-de-semana.md#5-entre-semana-2630-oct)):

- **Pre-órdenes en JLC.** Sin ellas no se colocan:
-    - THVD1410DR (C2671345, U12);
-    - TPS7A2033PDBVR (C2862740, U20);
-    - porta nano-SIM (C2977286, J11).
+- **Pre-órdenes en JLC.** Ya no hacen falta: el 27-oct JLC tenía existencia de las tres (se relee el día del pedido):
+    - THVD1410DR (C2671345, U12): 7 314;
+    - TPS7A2033PDBVR (C2862740, U20): 146 376;
+    - porta nano-SIM (C2977286, J11): 11 636.
 - **Existencias, el día del pedido:** U18 (C5120257), U6 (C18548276), U14 (C57156) y R85 (C177479).
 - **PCB:**
    - JLC04161H-7628 con control de impedancia, ENIG y cobre interno de 1 oz (D-v6-5);
@ -685,7 +691,7 @@ Todavía no hay paquete de fabricación de la v6. Gerber, BOM y CPL los genera C
 | C75, C90, C96, C97, C104, D21, D29, L3, Q9, R70, R76, R77, R78, R79, R84, R105, U15 | 10nF · 2.2nF · 10uF/50V · 47uF/50V · 100nF · SS34 · BZX84C15 · 10uH · IRFR5305 · 100k ×3 · 20k · 19.1k · 40.2k · 10k · MP1584EN | rama de 24 V del ventilador (U15 MP1584 con su protección Q9): reservada; el ventilador toma 5 V de /VEH5V por JP3 |
 | D3, K1, Q4, R48, R49 | 1N4148W · G5V-1 DC5 · MMBT3904 · 10k · 1k | relevador K1 del modo B y su manejador: en la v6 el camino NC no sirve (el A7670SA no tiene cliente NTRIP); PC6 va directo por R8 |
 | R36, R56 | 0R-NEVER-FIT ×2 | **nunca montar** (B-15): puentear U5/U9 pone 1.8 V en el RXD2 del F9P (VIH 2.64 V) y 3.3 V en el RXD del módem (máximo absoluto 2.0 V) |
-| R41, R63, R65, R69, U13 | 0R ×4 · MFF2-SIM-carrier | eSIM MFF2 y sus 0 Ω de selección: Telcel no surte MFF2; la SIM principal es la nano-SIM J11 |
+| R41, R63, R65, R69, U13 | 0R ×4 · MFF2-SIM-carrier | eSIM MFF2 y sus 0 Ω de selección: Telcel no surte MFF2; la SIM principal es la nano-SIM J11. **27-oct: fuera del esquemático con T48** |
 | R74, R75 | 390R ×2 | polarización del bus RS-485 en reposo (P-4): montar las dos solo si ningún otro nodo polariza el bus y el receptor del otro extremo no tiene fail-safe |
 | R92, R99 | 523k/1%-DNP · 84.5k/1%-DNP | divisor de EN (UVLO) de U22: sin montar, EN queda libre y U22 arranca con su UVLO interno |

@ -806,7 +812,7 @@ Medidos en el cobre el 22-oct, con T40 ([estado de la v6, §2](v6-estado-21oct.m

 | # | Qué | Recomendación | Quién |
 |---|---|---|---|
-| **D-22-4** | TVS de la SIM: D18, D20 y D19 quedaron del lado del módem (T40), no junto a J11 como pide L-38 | (b) pasarlas a `/SIMB_*`, pegadas a J11, con su vía de GND (T41 o Michelle) | Leo |
+| **D-22-4** | TVS de la SIM: D18, D20 y D19 quedaron del lado del módem (T40), no junto a J11 como pide L-38 | (b) pasarlas a `/SIMB_*`, pegadas a J11, con su vía de GND (T41 o Michelle). Con una sola SIM (T48), (b) es lo natural | Leo |
 | **D-v6-1** | Identificación de tarjeta (las V5.6/V5.7 ya también tienen SC7A20) | strap en PA9 (una resistencia a GND) que el firmware lee antes de manejar pines | Leo |
 | **D-v6-2** | Abrazadera del disipador del módem | sin barrenos; ≥ 30 vías de GND bajo U6; disipador adhesivo si la prueba térmica da > 70 °C | Leo |
 | **D-v6-3** | Huella de K1 (sin montar) | quitarla: libera ≈ 100 mm² al norte de U6 para la RF y elimina `/KCOIL` de In1 | Leo |
@ -872,8 +878,11 @@ Designadores de T43 en todo el historial, aunque los mensajes de los commits use
 | 22-oct, 17:16 | T40: MH3 libre (D18/D20 fuera del barreno, `/SIM_CLK` por In1, `/NTC` alrededor, vías de GND) | `9357042` |
 | 22-oct, 18:07 | T43: designadores en orden, sin huecos, conectores con J | `a08e49a` · [T43](designadores-t43-22oct.md) |
 | 22-oct, noche | T44: designadores a 0.8 mm con trazo de 0.15 mm, colocados por script | `bd27501` |
+| 27-oct, 11:19 | T48 (Leo: una sola SIM): fuera la eSIM U13, R41, R63, R65 y R69 del esquemático; se queda la nano-SIM J11 | `cb1a652` |
+| 27-oct, 11:37 | T49 (decisión del 9-oct): fuera las sondas NTC externas J2 y J4 con R14, C9, D4, R15, C28 y D6; PB1 y PC4 sin conexión | `3154018` |
 | 22-oct | Este documento, v1.0 | — |
 | 23-oct | Este documento, v1.1 (revisión independiente): columna «Renglones del BOM» con los números LCSC distintos (§11), hoja A1 en el §8 y encabezados de tabla legibles en el PDF | — |
+| 27-oct | Este documento, v1.2: avisos de T48 y T49 (una sola SIM, sin sondas NTC externas) y existencias de la pre-orden | — |

 ## 15. Referencias

--- a/03-Architecture-Hardware/2026-10-26_Drogheda_Revision-Independiente-Pedido_V5.6-V5.7_ES_v1.0.md
+++ b/03-Architecture-Hardware/2026-10-26_Drogheda_Revision-Independiente-Pedido_V5.6-V5.7_ES_v1.0.md
@ -2,7 +2,7 @@
 title: "Revisión independiente del pedido a JLCPCB: EinarBoard V5.6 y V5.7"
 date: 2026-10-26
 version: 1.0
-status: "ACTIVO. Piloto: NO-GO hasta cerrar A2 (A1 cerrado con T46 el 27-oct; A3 a A6 al pedir). Volumen: NO-GO hasta que el piloto pase la compuerta de banco con el firmware 0.7.0-pre."
+status: "ACTIVO. Piloto: GO desde el 27-oct (A1 con T46 y A2 con T47; A3 a A6 se hacen al pedir). Volumen: NO-GO hasta que el piloto pase la compuerta de banco con el firmware 0.7.0-pre."
 author: "Helgen Technologies (revisión independiente: Claude)"
 audience: Leo (decide y paga), Aldair (paquete y pedido), Adriana (compras), Jesús (banco)
 ---
@ -17,8 +17,8 @@ audience: Leo (decide y paga), Aldair (paquete y pedido), Adriana (compras), Jes

 | | Piloto (5 piezas) | Volumen (costeo del 26-oct) |
 |---|---|---|
-| **V5.6** (`hbox-watchdog-v5` / `HBOX_v5_Rev6_PROD`) | **NO-GO hoy.** GO en cuanto se cierren A1 a A6 (§4) | **NO-GO para las 135** hasta pasar la compuerta de banco (§8) |
-| **V5.7** (`hbox-watchdog-v57` / `HBOX_v5_Rev7_PROD`) | **NO-GO hoy.** GO en cuanto se cierren A1 a A6 (§4) | **NO-GO para las 365** hasta pasar la compuerta de banco (§8) |
+| **V5.6** (`hbox-watchdog-v5` / `HBOX_v5_Rev6_PROD`) | **GO** (27-oct): A1 y A2 cerrados con T46 y T47; A3 a A6 se hacen al pedir (§4) | **NO-GO para las 135** hasta pasar la compuerta de banco (§8) |
+| **V5.7** (`hbox-watchdog-v57` / `HBOX_v5_Rev7_PROD`) | **GO** (27-oct): A1 y A2 cerrados con T46 y T47; A3 a A6 se hacen al pedir (§4) | **NO-GO para las 365** hasta pasar la compuerta de banco (§8) |

 !!! success "27-oct: A1 cerrado con T46 (`51dc51b`). El CPL de Rev6/Rev7 ya viene corregido"
    Leo aprobó T46 el 27-oct a las 10:46. El script agregó «FT Rotation Offset» a las 21 piezas de la V5.6 y las 20 de la V5.7, y «FT Position Offset = -1.897,0» a Q6. Los campos van ocultos, en el esquemático y en el PCB. Después se regeneraron `HBOX_v5_Rev6_PROD` y `HBOX_v5_Rev7_PROD` y se comprobó con `tools/t46_check.py`:
@ -28,7 +28,25 @@ audience: Leo (decide y paga), Aldair (paquete y pedido), Adriana (compras), Jes
    - El CPL nuevo es igual al CPL propuesto de esta revisión en las 226 y 229 piezas.
    - El DRC con paridad y relleno y el ERC dan lo mismo que antes: 0 sin conectar y 0 errores de ERC.

-    Los CPL propuestos de abajo quedan como referencia: **se sube el paquete de siempre**. Sigue abierto **A2** (piezas); A3 a A6 se resuelven al pedir.
+    Los CPL propuestos de abajo quedan como referencia: **se sube el paquete de siempre**. A2 (piezas) se cerró después con T47 (recuadro siguiente); A3 a A6 se resuelven al pedir.
+
+!!! success "27-oct: A2 cerrado con T47 (`bdda3fd`). El piloto ya no tiene faltantes en JLC"
+    Leo pidió a las 11:00 «lo más fácil y lo más rápido». En lugar de consignar el AP64350 y el RET6 (el ajuste de Claude de abajo), T47 cambió en el BOM las piezas sin existencia por alternas que sí tienen. Todas usan la misma huella y la misma rotación, comprobadas contra la huella de JLC con el método del §6.3. `HBOX_v5_Rev6_PROD` y `HBOX_v5_Rev7_PROD` se regeneraron.
+
+    | Ref | Antes | Ahora (LCSC) | Existencia 27-oct | Qué cambia |
+    |---|---|---|---:|---|
+    | U3 | STM32F411RET6 | **STM32F411RCT6** (C222222) | 222 | 256 KB en lugar de 512: 0.7.0-pre se compila para `GENERIC_F411RCTX` (A7). El mapa A/B de FOTA no cabe: con D-22-6, el volumen lleva RET6 |
+    | U13 | AP64350SP-13 | **AP64352QSP-13** (C5248547) | 3 998 | **No es pin a pin en el pin 6:** pasa de COMP a arranque suave (SS, 4 µA). Con R67 9.1 k + C61 10 nF quedan ≈ 2 ms; C67 68 pF en paralelo no estorba. Compensación interna; mismo RT (R63 200 k → 500 kHz) y la misma referencia de 0.8 V |
+    | U1 | SC7A20TR | **LIS2DH12TR** (C110926) | 59 815 | WHO_AM_I = 0x33; misma dirección 0x18 |
+    | Q7 | AO4406A de AOS (C35349) | AO4406A de UMW (C2944312) | 29 008 | — |
+    | L2 | MWSA0804S-4R7MT | **MWSA0804S-3R3MT** (C17700166) | 4 324 | 3.3 µH, dentro del rango del AP64352 (2.2–10 µH). Se revisa en banco (§8, punto 4) |
+    | R23 | 12.4 kΩ, C103261 | 12.4 kΩ, C22865 | 176 979 | — |
+    | R77 (V5.6) | 19.1 kΩ, C103370 | 19.1 kΩ, C22897 | 35 110 | — |
+    | L4 (V5.7) | SRP1265A-100M | **SRP1265A-150M** (C189912) | 502 | 15 µH: rizo de ≈ 0.46 A p-p a 24 V. Se revisa en banco (§8, punto 6) |
+
+    - **Comprobado** (`tools/t47_check.py`): CPL y designadores idénticos; Gerber idénticos salvo la fecha; en el BOM solo cambian estas piezas; DRC con paridad y ERC iguales.
+    - **Existencias con el BOM nuevo** (27-oct, 11:16): ningún faltante para 5 + 5. Para 135 + 365 solo faltan **L3** (MWSA0804S-2R2MT: 171 de 515) y **el MCU** (RCT6: 222; RET6: 2). Esas dos van a pre-orden en paralelo al piloto (B3).
+    - El campo «LCSC Part» que traen las huellas de easyeda2kicad (U1, U13, L4) le gana a «LCSC» en el Toolkit, así que T47 cambió los dos y agregó «LCSC Part» al símbolo.

 !!! success "Lo que está bien, y está muy bien"
    - **El paquete es la tarjeta.** Se regeneró desde los archivos del repositorio con el mismo Fabrication Toolkit. Los 15 Gerber y taladros salen **idénticos** salvo la línea de fecha. El BOM y el CPL salen **idénticos byte por byte**.
@ -38,7 +56,7 @@ audience: Leo (decide y paga), Aldair (paquete y pedido), Adriana (compras), Jes
    - Barrenos y contorno iguales al Gerber de la V5.5 que sí se fabricó. Solo falta MH11.
    - `board_v56.h` coincide con el netlist en los 31 pines que define.

-!!! danger "Lo que impide pagar hoy"
+!!! danger "Lo que impedía pagar el 26-oct (27-oct: el punto 1 se cerró con T47 y el 2 con T46; el 3 sigue)"
    1. **Faltan piezas en JLC aun para el piloto.** De 6 piezas de la V5.6 y 7 de la V5.7 no hay existencia ni para 5 tarjetas: STM32F411RET6 (**2**), AP64350SP-13 (**1**), SC7A20TR (**2**), AO4406AL (**0**), MWSA0804S-4R7MT (**0**), 12.4 kΩ 1 % (**1**) y, en la V5.7, SRP1265A-100M (**0**). JLC no arranca un pedido con faltantes. La auditoría del 22-oct dijo «GO hoy» con la base local de JLC del 1-ago.
    2. **El CPL manda 21 piezas (V5.6) y 20 (V5.7) con una rotación que no coincide con la huella que JLC tiene para esa pieza.** Entre ellas está el **LTC4040 U14, girado 180°**, y los **5 capacitores polarizados, invertidos**.
        - La V5.5 se mandó con las mismas rotaciones en el LTC4040, los electrolíticos, el DPAK, el TMP102 y el JST del 5 V; la V4, en el LTC4040 y los electrolíticos. Esas tarjetas funcionan, así que JLC (o quien revisó el visor) las corrigió.
@ -59,7 +77,7 @@ audience: Leo (decide y paga), Aldair (paquete y pedido), Adriana (compras), Jes
        - Solo cambian campos; el cobre no se toca.
        - Se corre con KiCad cerrado y con el visto bueno de Leo.
        - Así el piloto y el volumen salen del mismo paquete y nadie tiene que girar piezas a mano en el visor.
-    - **A2: el STM32F411RET6 en consigna, en el mismo envío que el AP64350**, en lugar de cambiar al RCT6.
+    - **A2: el STM32F411RET6 en consigna, en el mismo envío que el AP64350**, en lugar de cambiar al RCT6. *(27-oct: Leo eligió lo más rápido; T47 puso el RCT6 y el AP64352QSP-13, sin consignas.)*
        - El AP64350 ya obliga a esperar la consigna, así que no cuesta días.
        - El piloto queda con la misma memoria que el volumen: el mapa de flash de FOTA (D-22-6) es de 512 KB.
        - El RCT6 queda como plan B.
@ -79,7 +97,7 @@ S = severidad y P = probabilidad, de 1 a 5. Ordenados por S × P.

 | # | Riesgo | Tarjeta | S | P | S×P | Mitigación (acción) |
 |---|---|---|---|---|---|---|
-| R1 | Faltantes en JLC (7 piezas) bloquean incluso el piloto | ambas | 4 | 5 | **20** | A2: alternas verificadas (§6.6) y consigna del AP64350 |
+| R1 | Faltantes en JLC (7 piezas) bloquean incluso el piloto | ambas | 4 | 5 | **20** | A2: ✅ T47 (27-oct): alternas con existencia y AP64352QSP-13 |
 | R2 | 0.7.0 no existe: el piloto llega y no se puede probar (ni siquiera enciende el módem) | ambas | 4 | 4 | **16** | A7: 0.7.0-pre antes de que lleguen las tarjetas |
 | R3 | Pedir el volumen antes del banco. La V5.5 tuvo un defecto de diseño que solo salió en banco: el módem no arranca en batería, lo que obligó a hacer la V5.6. La V5.5 y la V4 tuvieron además puentes de soldadura en el LTC4040 | ambas | 5 | 3 | **15** | No pagar volumen; pre-ordenar sus piezas en paralelo (§7) |
 | R4 | U14 LTC4040: el CPL dice 90° y la pieza de JLC necesita 270°. Girado 180° = tarjeta muerta, y el QFN no se retrabaja fácil | ambas | 5 | 2 | **10** | A1 (rotación) y revisión del pin 1 en «Confirm production file» |
@ -91,7 +109,7 @@ S = severidad y P = probabilidad, de 1 a 5. Ordenados por S × P.
 | R10 | J16 (5 V de la Mean Well), J3, J4 y J10 (JST THT) quedan a 180° de la huella de JLC: arnés con polaridad invertida | V5.6 (J16) · ambas | 4 | 2 | 8 | A1 y revisión del visor THT |
 | R11 | Si no se pide «Epoxy Filled & Capped», 11 vías (V5.6) y 19 (V5.7) quedan en pads: EP de U14, U13, U9 y U15, y en la V5.7 también C74, C75 y D21 | ambas | 4 | 2 | 8 | A3 |
 | R12 | U13 (y U15 de la V5.7): EP con 100 % de pasta sobre 4 a 6 vías → la pieza flota y las patas quedan abiertas | ambas | 3 | 2 | 6 | A3 (rayos X si JLC lo ofrece); pasta al 60–70 % en la siguiente revisión |
-| R13 | Una alterna trae su propia huella de JLC (la SC7A20HTR necesita +90°; la C970679 tiene el mismo problema que C73) | ambas | 3 | 2 | 6 | A2: revisar la rotación de toda alterna |
+| R13 | Una alterna trae su propia huella de JLC (la SC7A20HTR necesita +90°; la C970679 tiene el mismo problema que C73) | ambas | 3 | 2 | 6 | A2: revisar la rotación de toda alterna (T47: comprobada en las 8) |
 | R14 | Inductores MWSA0804S sobre pads SRU8028 de 3.2 mm; la huella de JLC para esa pieza usa 5.5 mm. Ya probado en la V5.5; vibración en grúas | ambas | 2 | 2 | 4 | Banco; huella `IND-SMD_MWSA0804S` en la siguiente revisión |
 | R15 | U15 MP1584 (ventilador) en `/24V`: opera hasta 28 V y la TVS recorta entre 36.7 y 53 V. Bien solo con la fuente regulada del gabinete | V5.6 | 3 | 1 | 3 | Manual de instalación |
 | R16 | EN de U15 (TPS54360B) flotando a 0.15 mm de `/24V` (R78/R79 DNP; EN aguanta 8.4 V) | V5.7 | 3 | 1 | 3 | T42b, o poblar R78/R79 |
@ -119,7 +137,7 @@ S = severidad y P = probabilidad, de 1 a 5. Ordenados por S × P.
 | # | Acción | Quién | Tiempo |
 |---|---|---|---|
 | **A1** | **Corregir las rotaciones del CPL** (y la posición de Q6). Hay tres caminos:<br>(a) subir el CPL propuesto [`HBOX_v5_Rev6_PROD_positions_PROPUESTA-rotaciones.csv`](files/HBOX_v5_Rev6_PROD_positions_PROPUESTA-rotaciones.csv) / [`…Rev7…`](files/HBOX_v5_Rev7_PROD_positions_PROPUESTA-rotaciones.csv) (§6.3; ya trae la posición de Q6) y revisar en el visor;<br>(b) subir el CPL de siempre y girar a mano en el visor las piezas de la tabla del §6.3;<br>(c) lo permanente: agregar el campo `FT Rotation Offset` (columna de la tabla) a esas huellas, en el esquemático y en el PCB, y regenerar.<br>En cualquier caso, **con «Confirm production file» activado**, revisar en la imagen final de JLC: pin 1 de U14, D20, U8, U12 y Q6; la franja negra (−) de C1, C14, C30, C68 y C73 opuesta al «+» de la serigrafía; la pestaña de los JST J1–J4, J10 y J16 del lado del contorno de la serigrafía. **No girar los LED D1 y D13–D17**: JLC numera sus pads al revés que KiCad, pero la polaridad ya sale bien. | Aldair · Leo | 30 min |
-| **A2** | **Resolver los faltantes del piloto** (tabla del §6.6):<br>STM32F411**RC**T6 (C222222), LIS2DH12TR (C110926), AO4406A (C2944312), MWSA0804S-3R3MT (C17700166), SRP1265A-150M (C189912) o -6R8M (C2041326) y 12.4 kΩ C22865.<br>**El AP64350SP-13 no tiene alterna pin a pin con existencia**: comprarlo a un distribuidor (Digi-Key, Mouser, Future) y mandarlo en consigna, o pedirlo por Global Sourcing de JLC. **Es la ruta crítica del piloto.**<br>Revisar la rotación de cada alterna en el visor. | Adriana (compra) · Leo (decide) | 1 día; AP64350 ≈ 1 semana |
+| **A2** | ✅ **Hecho con T47 (27-oct, `bdda3fd`):** alternas con existencia y AP64352QSP-13 en lugar de consignar el AP64350 (recuadro del §1). Lo que sigue es la propuesta original.<br>**Resolver los faltantes del piloto** (tabla del §6.6):<br>STM32F411**RC**T6 (C222222), LIS2DH12TR (C110926), AO4406A (C2944312), MWSA0804S-3R3MT (C17700166), SRP1265A-150M (C189912) o -6R8M (C2041326) y 12.4 kΩ C22865.<br>**El AP64350SP-13 no tiene alterna pin a pin con existencia**: comprarlo a un distribuidor (Digi-Key, Mouser, Future) y mandarlo en consigna, o pedirlo por Global Sourcing de JLC. **Es la ruta crítica del piloto.**<br>Revisar la rotación de cada alterna en el visor. | Adriana (compra) · Leo (decide) | 1 día; AP64350 ≈ 1 semana |
 | **A3** | **Opciones de la PCB:** 4 capas, 1.6 mm, JLC04161H-7628, ENIG, **Via covering: Epoxy Filled & Capped (obligatorio)** y «Confirm production file». En las notas de ensamble, **rayos X en U14** y en U1; en U13 (y U15 de la V5.7) si JLC lo ofrece. | Aldair · Leo | 10 min |
 | **A4** | Releer existencias y precios en el carrito el mismo día del pago. Esta lista es de las 22:40 del 26-oct. | Aldair | 10 min |
 | **A5** | No subir `production/netlist.ipc`: es el de la V5.7 y no lo pide JLC. | Aldair | — |
@ -271,6 +289,9 @@ Todas son idénticas a las de hoy. La V4 llevó también U6 a 90 y C10 a 180. Si

 ### 6.6 Piezas y existencias (JLC en vivo, 26-oct, 22:40)

+!!! note "27-oct: con T47 el BOM ya trae las alternas de esta tabla"
+    Con el BOM nuevo, el piloto no tiene faltantes. Para el volumen solo faltan L3 y el MCU (recuadro de T47 en el §1). La tabla queda como estaba el 26-oct.
+
 La merma se calculó como en el costeo: 2 % + 5 en pasivos y 1 % + 1 en lo demás.

 | Pieza | LCSC | Existencia | Piloto 5+5 | 135+365 | Qué hacer |
@ -325,7 +346,7 @@ La merma se calculó como en el costeo: 2 % + 5 en pasivos y 1 % + 1 en lo demá
 | | Pedir 135 + 365 hoy | Piloto 5 + 5, y volumen al pasar el banco |
 |---|---|---|
 | Dinero expuesto | **≈ MX$513 mil** aterrizado sin IVA (costeo: US$26 402 a JLC) | Piloto ≈ **US$1 600 (≈ MX$30 mil)** con envío y mensajería |
-| ¿Arranca JLC? | No. Faltan STM32 (2/508), AP64350 (1/508), SC7A20 (2/508), AO4406AL, MWSA 4R7 y SRP1265A | Sí, con las alternas de A2 y el AP64350 en consigna (≈ 1 semana) |
+| ¿Arranca JLC? | No. Faltan STM32 (2/508), AP64350 (1/508), SC7A20 (2/508), AO4406AL, MWSA 4R7 y SRP1265A | Sí: con T47 (27-oct), el piloto ya no tiene faltantes |
 | Tiempo al volumen liberado | Lo que tarde la pre-orden de piezas (semanas) | Pre-orden **en paralelo** (B3), más ≈ 3–4 semanas de piloto: pedido 7–10 días, envío y aduana 5–10, banco 5–7. El retraso neto real es de ≈ 1–3 semanas |
 | Si aparece un defecto | Se detecta en 500 tarjetas:<br>· un capacitor o una rotación: ≈ MX$50–100 mil de retrabajo;<br>· el LTC4040 o un defecto de diseño, como el del módem de la V5.5: retrabajo de QFN, tarjetas degradadas o chatarra, hasta MX$513 mil | Se detecta en 10 tarjetas: corrección y otro piloto de ≈ MX$30 mil |

@ -346,8 +367,8 @@ La merma se calculó como en el costeo: 2 % + 5 en pasivos y 1 % + 1 en lo demá
    - TMP102 0x48 y 0x49;
    - SC16IS752 0x4D;
    - PCF8574 0x20;
-    - el acelerómetro 0x18 (WHO_AM_I 0x11 o 0x33).
-4. **Módem.** MODEM_EN da 3V3_MODEM de 3.33 V. El módem registra y hace NTRIP. En batería: 20 cortes de 24 V con el módem transmitiendo, sin reset y con SYS5V arriba de 4.3 V en el osciloscopio.
+    - el acelerómetro 0x18 (WHO_AM_I 0x33: LIS2DH12 desde T47).
+4. **Módem.** MODEM_EN da 3V3_MODEM de 3.33 V. El módem registra y hace NTRIP. En batería: 20 cortes de 24 V con el módem transmitiendo, sin reset y con SYS5V arriba de 4.3 V en el osciloscopio. **U13 (AP64352Q y L2 de 3.3 µH, T47):** con 4.8 V en `/SYS5V` y escalón de carga en `/3V3_MODEM`, sin oscilación (nodo SW estable ciclo a ciclo) y con un arranque suave de ≈ 2 ms.
 5. **LTC4040.** Carga de 1.2–1.4 A y flotación de 3.50 V. 20 cambios de 24 V a batería sin reset. Pausa por NTC en frío y en calor. Temperatura de U14 y L3 a 1.4 A.
 6. **U15 de la V5.7.**
    - Barrido de entrada a 9, 12, 24 y 32 V, con carga de 0 a 2.5 A y escalón de 0.5 a 2.5 A sin oscilación.
--- a/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Leo_Piloto-y-Decisiones_ES.md
+++ b/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Leo_Piloto-y-Decisiones_ES.md
@ -0,0 +1,143 @@
+---
+title: "Instrucciones para Leo — 27-oct-2026: pedir el piloto V5.6/V5.7, la v6 con una sola SIM y lo que falta decidir"
+tags: [project-drogheda, hardware, hbox, v5.6, v5.7, v6, piloto, jlcpcb, sim, decisiones, instrucciones, leo]
+project: Project Drogheda
+author: "Helgen Technologies (redacción: Claude)"
+date: 2026-10-27
+version: 1.0
+status: "ACTIVO — al 27-oct-2026, 12:00: T46, T47, T48 y T49 en HBox_PCB (3154018); tablero con el lote 2026-10-27_piloto-listo-una-sim"
+audience: "Leo (decide y paga), Aldair (pedido), Adriana (compras)"
+---
+
+# Instrucciones para Leo · 27-oct-2026
+
+**Lo que pediste a las 11:00:** resolver las piezas del piloto de la forma más fácil y rápida, dejar la v6 con una sola SIM, cargar la mezcla 135/365, quitar las tarjetas que bloqueaban el piloto, revisar el tablero e instrucciones al día para ti y para Michelle. Todo está hecho, salvo lo que solo tú puedes decidir o pagar.
+
+!!! success "En corto"
+    - **El piloto de 5 V5.6 + 5 V5.7 ya se puede pedir.** Los paquetes del repositorio traen T46 (CPL corregido) y T47 (BOM sin faltantes en JLC). **No hay que consignar nada.** Pasos en el §2.
+    - **La v6 se queda con una sola SIM: nano-SIM (4FF) en J11.** T48 quitó la eSIM del esquemático. De paso, T49 quitó las sondas NTC externas J2 y J4 (decisión del 9-oct). Michelle actualiza el PCB mañana temprano.
+    - **Volumen: 135 V5.6 + 365 V5.7**, ya en el tablero. Falta la cantidad de la v6: el tablero dice 130 y el costeo del 26-oct usó 60.
+    - **Te tocan 3 decisiones** (§1): D-26-1 vence hoy; D-22-4 y D-22-6 están vencidas desde el 24-oct.
+
+## 1. Decisiones, en este orden
+
+| # | Qué decides | Recomendación de Claude | Qué pasa con tu «sí» | Vence |
+|---|---|---|---|---|
+| **D-26-1** | Cómo llega la v6 a G1 (pedido del piloto de 20, lunes 2-nov) | **(a)**: Claude hace por script (T45) el regreso de `/VEH5V` con la toma Kelvin, la RF LTE en F.Cu con su cerca de vías, las vías de los EP de U4 y U7 y la limpieza. Michelle termina el bloque B y sigue con C, D y E | Con (a), Claude corre T45 en una copia, la revisa y la aplica en cuanto Michelle suba lo de mañana (§1 de sus instrucciones). Con (b), G1 pasa al lunes 9-nov y el tablero recorre sus fechas una semana | **hoy** |
+| **D-22-4** | TVS de la SIM de la v6: (a) se quedan del lado del módem, (b) van junto a J11 | **(b).** Con una sola SIM ya nada justifica dejarlas lejos: hoy una descarga en el zócalo recorre 27–41 mm de pista y una resistencia de 22 Ω antes de llegar a la TVS | Claude pasa D18–D20 a `/SIMB_*` en el esquemático. Michelle las pone junto a J11, en el espacio que dejó T48 | 24-oct |
+| **D-22-6** | FOTA por 4G en la imagen de fábrica ([factibilidad](fota-4g-factibilidad.md)) | Aprobarla, sabiendo lo que cuesta: **el volumen tendría que llevar STM32F411RET6** (512 KB), porque el mapa A/B no cabe en el RCT6 del piloto (256 KB). Al precio de JLC de hoy son ≈ US$3.90 más por tarjeta (≈ US$1 950 en las 500) | Claude sigue con F1 (bootloader) en una V5.5 o V4 de banco, que traen RET6. Faltan tus respuestas a las 4 preguntas del §9 de la factibilidad | 24-oct |
+| v6 | Cuántas v6 van en el volumen | Confirmar **130 o 60** | Se corrigen el tablero, el plan y la cotización de Aldair | — |
+| D-21-2 | C76/C79 de la V5.7 se quedan como están | Los paquetes del piloto ya las llevan así | Se cierra sola al pedir | 22-oct |
+
+**Con FOTA o sin ella, el MCU del volumen hay que pre-ordenarlo:** JLC tenía hoy a las 11:50 222 RCT6 y 2 RET6, y hacen falta ≈ 515. La otra pieza corta para el volumen es L3 (MWSA0804S-2R2MT): hay 171. Las dos se piden por Global Sourcing en paralelo al piloto, como dice la [revisión del pedido, B3](revision-pedido-26oct.md#5-antes-de-pagar-el-volumen-b1-a-b7).
+
+## 2. Pedir el piloto, con Aldair (≈ 1 h)
+
+**Costo esperado:** ≈ US$1 600 (≈ MX$30 mil) los dos pedidos, con envío y mensajería ([revisión, §7](revision-pedido-26oct.md#7-plan-pedir-el-volumen-antes-del-piloto)). Con T47, el BOM sale unos US$4 más barato por tarjeta.
+
+### 2.1 Archivos
+
+En HBox_PCB, carpeta `production/` (commit `bdda3fd` o posterior):
+
+| | V5.6 (5 piezas) | V5.7 (5 piezas) |
+|---|---|---|
+| Gerber y taladros | `HBOX_v5_Rev6_PROD.zip` | `HBOX_v5_Rev7_PROD.zip` |
+| BOM | `HBOX_v5_Rev6_PROD_bom.csv` | `HBOX_v5_Rev7_PROD_bom.csv` |
+| CPL | `HBOX_v5_Rev6_PROD_positions.csv` | `HBOX_v5_Rev7_PROD_positions.csv` |
+
+No subas `production/netlist.ipc`: es el de la V5.7 y JLC no lo pide (A5).
+
+### 2.2 Opciones de la PCB (A3)
+
+- 4 capas, 1.6 mm, stackup **JLC04161H-7628**, acabado **ENIG**.
+- **Via covering: Epoxy Filled & Capped.** Es obligatorio: hay 11 vías en pads en la V5.6 y 19 en la V5.7.
+- **Confirm production file: Yes.**
+
+### 2.3 Ensamble
+
+- PCBA **Standard**, porque lleva 19 piezas de inserción y rayos X. Solo la cara de arriba, 5 de 5.
+- **Confirm parts placement: Yes.**
+- En las notas: *«X-ray inspection: U14 (QFN-24) and U1 (LGA-12); U13 if available»*.
+- Sube el BOM y el CPL de la tabla. En la lista de piezas de JLC:
+    - **ninguna** debe salir sin existencia ni como «no colocar». Si sale una, detente y avísale a Claude (A4);
+    - deja **un solo renglón por código LCSC** (A6): C45783, C25803 y C17700171 (V5.6) y C5440143 (V5.7) salen hoy en dos renglones cada uno.
+
+### 2.4 La revisión final de JLC («Confirm production file»)
+
+Unas horas después de pagar, JLC manda las imágenes de producción para que las confirmes. **Si nadie confirma, el pedido se queda parado.** Revisa en cada tarjeta:
+
+- el pin 1 de U14, D20, U8, U12 y Q6;
+- la franja negra (−) de C1, C14, C30, C68 y C73, del lado contrario al «+» de la serigrafía;
+- la pestaña de J1–J4 y J10 (y de J16 en la V5.6), del lado del contorno de la serigrafía;
+- el pin 1 de las piezas que cambió T47: U3, U13, U1 y Q7. Su rotación se comprobó contra la huella de JLC, pero conviene verlas;
+- **los LED D1 y D13–D17 no se giran.** JLC numera sus pads al revés que KiCad, pero la polaridad ya sale bien.
+
+### 2.5 Después de pagar
+
+- Pásale a Claude los dos números de pedido: van a la tarjeta `t-v56-piloto` y a la bitácora.
+- Compra **10 juegos de headers hembra para MOD1** (4 por tarjeta, 32 pines: 10 + 8 + 8 + 6, tipo Arduino UNO). JLC no los pone.
+- Al llegar las tarjetas: lupa en U14 antes de energizar, y luego la [compuerta de banco](revision-pedido-26oct.md#8-compuerta-minima-de-banco-5-5-pasa-con-al-menos-4-de-5-por-version-y-con-todas-las-de-seguridad) con Jesús. Por T47, el banco revisa además dos cosas:
+    - U13 (AP64352Q): con 4.8 V en `/SYS5V` (respaldo) y escalón de carga en `/3V3_MODEM`, que no oscile, y que el arranque suave dure ≈ 2 ms;
+    - el acelerómetro contesta WHO_AM_I = 0x33 (LIS2DH12).
+
+## 3. Qué cambió en las tarjetas hoy
+
+| Script | Tarjeta | Qué | Commit |
+|---|---|---|---|
+| **T46** | V5.6, V5.7 | Rotaciones y posición del CPL para JLC (21 / 20 piezas y Q6) | `51dc51b` |
+| **T47** | V5.6, V5.7 | BOM sin faltantes en JLC (ver la tabla de abajo). Mismo Gerber y mismo CPL | `bdda3fd` |
+| **T48** | v6 | Una sola SIM: sale la eSIM (U13, R41, R63, R65, R69) | `cb1a652` |
+| **T49** | v6 | Salen las sondas NTC externas J2 y J4, con R14, C9, D4, R15, C28 y D6. PB1 y PC4 quedan libres | `3154018` |
+
+**T47, pieza por pieza** (misma huella y misma rotación, comprobadas contra la huella de JLC):
+
+| Ref | Antes | Ahora | Qué cambia |
+|---|---|---|---|
+| U3 | STM32F411RET6 (512 KB) | **STM32F411RCT6** (256 KB), C222222 | 0.7.0-pre se compila para `GENERIC_F411RCTX`: binario < 128 KB, EEPROM en 0x08020000 |
+| U13 | AP64350SP-13 | **AP64352QSP-13**, C5248547 | El pin 6 deja de ser COMP y pasa a ser arranque suave: R67 + C61 (10 nF) dan ≈ 2 ms. Compensación interna. Se revisa en banco |
+| U1 | SC7A20TR | **LIS2DH12TR**, C110926 | WHO_AM_I = 0x33. El driver todavía no existe, así que no hay firmware que cambiar |
+| Q7 | AO4406A (AOS) | AO4406A (UMW), C2944312 | — |
+| L2 | MWSA0804S-4R7MT | **MWSA0804S-3R3MT** (3.3 µH), C17700166 | Dentro del rango del AP64352 (2.2–10 µH). Se revisa en banco |
+| R23 | 12.4 kΩ C103261 | 12.4 kΩ C22865 | — |
+| R77 (V5.6) | 19.1 kΩ C103370 | 19.1 kΩ C22897 | — |
+| L4 (V5.7) | SRP1265A-100M | **SRP1265A-150M** (15 µH), C189912 | Menos rizo: 0.46 A p-p a 24 V. Se revisa en banco |
+
+**La SIM, que preguntaste:**
+
+- **v6:** el porta de J11 es **nano-SIM (4FF)**: JAE SF72S006VBDR2500 (LCSC C2977286). La eSIM queda fuera.
+- **V5.6 y V5.7** (y las V5.5/V4): la SIM va en el porta del propio 4G NTRIP Master de ArduSimple, que es **micro-SIM (3FF)**.
+- Si las SIM de Telcel llegan troqueladas en tres tamaños, sirven para las dos; se desprende el tamaño que toque. **No uses adaptadores** en ningún porta.
+
+## 4. Esta semana, además
+
+| Qué | Quién | Vence |
+|---|---|---|
+| Corregir «PEDIDOS PENDIENTES HBOX» antes de comprar: celdas, BMS y NTC para el paquete LFP-HT 26650 con NTC B3380 (tarjeta `t-compras-pedidos-pendientes-hbox`) | tú y Adriana | 28-oct |
+| **El lote del costeo** (otra sesión de Claude, 26-oct) sigue sin aplicar: 5 cambios. Dos ya los dejó viejos T47, porque los faltantes ya se resolvieron. Si me dices «aplica el costeo», lo aplico y cierro la tarjeta de faltantes con la nota de T47 | tú (un «sí») | — |
+| Firmware 0.7.0-pre: módem, NTC, LFP e ignición, compilado para el RCT6 | Claude | 29-oct |
+| Procedimiento de banco del piloto con 0.7.0 y formularios en la numeración de T43 | Claude y Jesús | 29-oct |
+| Mirar una V5.5 armada: muesca de los JST, pin 1 de U6 y franja de los electrolíticos (A8) | Jesús | 28-oct |
+| FOTA 0: pruebas rápidas de banco y equipo (ST-Link con pinzas, relé de 24 V) | Jesús y Claude | 30-oct |
+| v6: Actualizar PCB (T48 + T49), regreso de `/VEH5V`, bloques A–E y fin de semana F–H ([instrucciones](instrucciones-michelle-27oct.md)) | Michelle | 28-oct a 1-nov |
+
+**Vencidas que quedan a tu nombre** (fuera de las del §1):
+
+- Hacer privado el espejo de `cotizador-helgen` en git.helgen.online: Gitea → el repo → Settings → Visibility → «Make repository private» (desde el 23-oct).
+- v6: revisar en el modelo de la HBOX la pared junto a L22. El cobre queda a 0.53 mm de la orilla y el cuerpo a 1.26 mm (desde el 24-oct).
+
+**Vencidas de otros:** `t-desconexiones` (Gibran y Claude, desde el 23-oct) no ha empezado. Si me pasas la lista de desconexiones (unidad, sitio y hora) o los registros de Grafana, la empiezo. También están vencidos registrar las unidades instaladas (Alan y Daniel), el comparador de unidades RTK y legacy (Gibran y Jacobo) y la ferretería de EIT y TIMSA (Adriana).
+
+## 5. Lo que cambió hoy en el tablero
+
+Lote `2026-10-27_piloto-listo-una-sim`, autor Claude:
+
+- `t-v56-piloto` pasa a **Por hacer**, sin bloqueos, con los pasos del §2. **«Drop the cards» se tomó como quitar los bloqueos, no borrar las tarjetas:** `t-compras-prioridad` y `t-registrar-instaladas` siguen abiertas con sus responsables, y `t-alta-responsables-campo` ya estaba hecha. Si querías borrarlas, dímelo.
+- `t-piloto-v5-piezas` y `t-preordenes-v6` pasan a **Hecho**. T47 resolvió las piezas, y JLC ya tiene existencia de las tres piezas de la v6.
+- La mezcla 135/365 queda en los títulos de la pre-orden, del envío a Aldair y del plan de producción. La cantidad de la v6 queda como «por confirmar».
+- Notas nuevas en `t-fw-070` (RCT6 y LIS2DH12), D-22-4, D-26-1, D-21-2 y D-22-6.
+- Tarjetas nuevas:
+    - Michelle: `t-v6-una-sim` (Actualizar PCB con T48 + T49, 28-oct), `t-v6-fgh1` (bloques F, G y H1, 31-oct) y `t-v6-h2-puerta` (bloque H2 y puerta L-48, 1-nov). Las dos últimas son del plan de fines de semana y todavía no estaban en el tablero;
+    - Claude: `t-v6-t29` (T29a y T29b, 31-oct y 1-nov) y `t-v6-g1-paquete` (re-auditoría final y paquete de la v6, 1-nov).
+- Todas las fechas de la v6 suponen (a) en D-26-1. Con (b), se recorren una semana.
+
+*Fuentes: [revisión independiente del pedido (26-oct)](revision-pedido-26oct.md) · [revisión de la v6 (26-oct)](v6-revision-26oct.md) · [plan de fines de semana de la v6](v6-plan-fines-de-semana.md) · [costeo del 26-oct](costeo-jlc-26oct.md) · existencias y precios de JLC leídos el 27-oct a las 11:16 · [JAE SF72S006VBDR2500 (Digi-Key)](https://www.digikey.com/en/products/detail/jae-electronics/SF72S006VBDR2500/6834082) · [4G NTRIP Master (ArduSimple)](https://ardusimple.com/product/4g-ntrip-master) · [hoja de datos del AP64352 (Diodes)](https://diodes.com/datasheet/download/AP64352.pdf).*
--- a/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Michelle_v6-Semana-27oct_ES.md
+++ b/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Michelle_v6-Semana-27oct_ES.md
@ -0,0 +1,146 @@
+---
+title: "Instrucciones para Michelle — v6, semana del 27-oct al 1-nov: Actualizar PCB (T48 + T49), regreso de /VEH5V y bloques A a H"
+tags: [project-drogheda, hardware, hbox, einarboard, v6, layout, pcb, michelle, t48, t49, sim]
+project: Project Drogheda
+author: "Helgen Technologies (redacción: Claude; decide: Leo)"
+date: 2026-10-27
+version: 1.0
+status: "ACTIVO — v6 en HBox_PCB 3154018: esquemático con T48 y T49; el PCB es tu 9a6f250 del 26-oct. D-26-1 y D-22-4 por decidir (Leo)"
+audience: "Michelle (layout de la v6), Leo"
+---
+
+# Instrucciones para Michelle — v6 · semana del 27-oct
+
+**Michelle:** esta semana trabajas **solo la v6** (`hbox-watchdog-v6.kicad_pcb`). La V5.6 y la V5.7 ya quedaron listas para el pedido del piloto: **no las abras**.
+
+Lo que cambió desde tu commit del lunes (`9a6f250`):
+
+- **Claude revisó tu trabajo del fin de semana** ([revisión del 26-oct](v6-revision-26oct.md)). El DRC dio 0 errores y en el bloque B hay buen avance. Hay una regresión (la toma VIN de R80) y faltan la mitad del bloque B, R112 y los bloques C, D y E. Cada pendiente ya está en el tablero con su fecha.
+- **T48 (Leo, 27-oct): una sola SIM.** La v6 se queda con la nano-SIM J11. Sale la eSIM: U13, R41, R63, R65 y R69, que de todos modos no se montaban.
+- **T49: salen las sondas NTC externas J2 y J4** (decisión del 9-oct), con R14, C9, D4, R15, C28 y D6.
+- T48 y T49 solo cambiaron el **esquemático**. El PCB lo actualizas tú (§1): salen 13 huellas y queda cobre suelto que hay que borrar.
+
+!!! warning "Lo que todavía decide Leo y te cambia la semana"
+    - **D-26-1** (vence hoy). Con **(a)**, Claude hace por script (T45) el regreso de `/VEH5V` con la toma Kelvin, la RF LTE con su cerca de vías, las vías de los EP de U4 y U7 y la limpieza; tú sigues con la colocación. Con **(b)**, G1 pasa al lunes 9-nov y todas tus fechas se recorren una semana.
+    - **D-22-4.** Si Leo elige (b), D18–D20 se pasan junto a J11, al espacio que deja T48 (§1.5).
+    - Leo te avisa en cuanto decida. Mientras tanto, empieza por el §1, que es igual en los dos casos.
+
+**Reglas de siempre:**
+
+- Una persona por tarjeta. Si Claude va a correr un script en la v6: cierras KiCad, haces commit y push, y esperas el aviso para hacer `git pull`.
+- La corriente va solo por F.Cu y B.Cu (In1 e In2 son de 0.5 oz). Cada cambio de capa de una red de potencia lleva 2–3 vías, nunca una sola.
+- No acomodes designadores a mano: al final corren T43 y T44.
+- Al terminar cada bloque, commit con la letra del bloque en el mensaje, y push el mismo día.
+- **No uses «Limpiar pistas y vías» en toda la tarjeta.** Borra a mano lo de las tablas del §1 (en el §1.3 está por qué).
+- Las coordenadas (x, y) en mm son para ubicarte rápido; lo que manda es el designador y el pin.
+
+## 0. Antes de empezar (5 min)
+
+```bash
+cd <tu copia de HBox_PCB>
+git status            # sin cambios sin subir; si hay, commit + push primero
+git pull --ff-only    # trae T48 y T49 (3154018)
+```
+
+Abre la v6 en KiCad 10.
+
+## 1. Primero: Actualizar PCB con T48 + T49 (≈ 45 min) · pendiente `t-v6-una-sim`
+
+![T48: lo que se borra junto a J11](img/2026-10-27_Drogheda_v6-T48-SIM-Actualizar-PCB_v1.0.png)
+
+![T49: lo que se borra donde estaban J2 y J4](img/2026-10-27_Drogheda_v6-T49-NTC-Actualizar-PCB_v1.0.png)
+
+### 1.1 Antes de Actualizar PCB: borra el cobre de las 6 redes que desaparecen
+
+Mientras las redes todavía existen en el PCB, se pueden seleccionar completas. Haz clic en una pista de la red, oprime **U** dos veces (o clic derecho → Seleccionar → todas las pistas de la red) y luego **Supr**. Antes de borrar, revisa que no se haya seleccionado nada de otra red.
+
+| Red | Tramos | Vías | Une |
+|---|---:|---|---|
+| `/SIMA_VDD` | 3 | — | R63.2 ↔ U13.1 |
+| `/SIMA_RST` | 8 (F.Cu e In1) | 2: (196.25, 70.5) y (196.25, 74.5) | R41.2 → U13.2, por In1 junto a J11 |
+| `/SIMA_CLK` | 2 | — | R65.2 ↔ U13.3 |
+| `/SIMA_DATA` | 3 | — | R69.2 ↔ U13.7 |
+| `/NTC_TEMP` | 13 (F.Cu e In1) | 1: (113.66, 56.34) | J2.1, D4, R14, C9 → U3.27 (PB1) |
+| `/NTC2` | 18 (F.Cu e In1) | 1: (120.91, 58.36) | J4.1, D6, R15, C28 → U3.24 (PC4) |
+
+### 1.2 Actualizar PCB
+
+**Herramientas → Actualizar PCB desde el esquemático** (F8), con **«Eliminar huellas sin símbolo»** marcado. La lista de cambios debe traer solo esto:
+
+- salen **13 huellas**: U13, R41, R63, R65, R69, J2, J4, R14, C9, D4, R15, C28 y D6;
+- U3.24 (PC4) y U3.27 (PB1) se quedan sin red. Es correcto: el esquemático ya les pone la marca de «sin conexión».
+
+Si aparece cualquier otra cosa (otra pieza, un valor o una huella cambiada), **cancela** y avísale a Leo. MH1–MH5 no salen, porque son piezas solo de la tarjeta.
+
+### 1.3 Después: los ramales que quedan colgando
+
+| Red | Qué se borra | Dónde |
+|---|---|---|
+| `/SIM_DATA` | **todo el ramal que iba a R69**: 9 tramos, ≈ 12.7 mm | Desde la T de (187.77, 84.13), pasando por (189.34, 85.70), (190.88, 85.70), (191.31, 86.13), (191.31, 88.50), (191.80, 89.00) y (195.79, 89.00), hasta donde estaba R69.1 (196.68, 88.12). **El ramal que va a R64.1 se queda** |
+| `/SIM_RST` | 1 tramo de 1.2 mm | De (196.25, 62.75) a donde estaba R41.1 (197.43, 62.75) |
+| `/3V3` | 3 tramos a R14.1 y 1 a R15.1 | (114.25, 52.75) → (113.75, 53.25) → (113.75, 54.63) → (114.63, 55.50), y (119.44, 53.31) → (120.05, 53.93) |
+| GND | opcional: 4 tramos cortos junto a C9.2 y C28.2 | Caen en el relleno de GND. Bórralos si el DRC los marca |
+| `/SIM_CLK` y `/SIM_VDD` | **nada** | `/SIM_CLK` sigue llegando a R68 por la T de (190.50, 86.70). `/SIM_VDD` sigue llegando a R39 por el punto donde estaba R63.1 |
+
+**Por qué a mano.** En `/SIM_DATA`, el DRC solo marca los 3 primeros tramos del ramal. El cuarto mide 0.008 mm y KiCad lo da por conectado con el siguiente, así que «Limpiar pistas y vías» dejaría ≈ 7 mm de antena colgando de la línea de datos de la SIM.
+
+### 1.4 Cierre del §1
+
+- [ ] **B** (rellenar zonas) → DRC con «Rellenar zonas» y «Comprobar paridad»: 0 errores, 0 sin conectar. No debe quedar ningún aviso de «pista con un extremo sin conectar» en `/SIM_*`, `/3V3` ni GND de estas dos zonas.
+- [ ] Commit y push:
+
+```bash
+git commit -am "v6 T48+T49: Actualizar PCB (sin eSIM ni sondas NTC externas) y cobre suelto"
+git push
+```
+
+- [ ] Avísale a Leo con el hash. Si D-26-1 quedó en (a), Claude corre T45 sobre ese commit (≈ 2 h) y te avisa para que hagas `git pull`. **Mientras tanto no abras la v6.**
+
+### 1.5 El espacio que queda libre
+
+- **Junto a J11** (≈ 7 × 11 mm de F.Cu, al sur del zócalo; en verde en la primera figura). Si Leo elige (b) en D-22-4:
+    - Claude cambia el esquemático para que D18–D20 queden en `/SIMB_DATA`, `/SIMB_CLK` y `/SIMB_RST`, y tú haces Actualizar PCB otra vez (solo cambian las redes de esas tres piezas).
+    - Las tres van pegadas a los pines de J11, del lado del zócalo de las resistencias de 22 Ω (R64, R68 y R40), cada una con su vía de GND.
+    - Deja libre el lado por donde entra la tarjeta (revísalo en la vista 3D).
+- **Donde estaban J2 y J4** (orilla norte, x ≈ 105–137). Quedan libres los lugares de J2, J4, D4, D6, R14, C9, R15 y C28. Úsalos si te ayudan en los bloques D o H1, por ejemplo para sacar `/SW_IN` de In1.
+
+## 2. Martes 28 y miércoles 29: regreso de /VEH5V, bloque B y R112
+
+| Pendiente | Qué | Listo cuando | Vence |
+|---|---|---|---|
+| `t-v6-kelvin-vin-r80` | `/VEH5V` de L5.2 a R80.1 directo por F.Cu de ≥ 2 mm, sin In2 ni C76 en medio. La toma VIN de U17.6 va como pista propia de 0.25–0.3 mm que sale de R80.1 **por el lado de adentro** y pasa por C86/C87 ([revisión, §3](v6-revision-26oct.md#3-la-regresion-la-toma-vin-de-r80)) | Prueba de Kelvin: ninguna rama con carga se une al camino R80 → U17 fuera del pad | 28-oct · **con (a), lo hace T45** |
+| `t-v6-limpieza-26oct` | Vías sueltas: `/24V` en (138.56, 107.74) y (138.56, 94.99), `/BAT_PLUS` en (193.6, 103.09). Pistas sueltas: `/3V3` en (60.97, 129.62), `/GNSS_RTK_STAT` en (72.6, 136.7) y `/PFI` en (185.34, 112.87) | El DRC ya no las marca | 28-oct · **con (a), lo hace T45** |
+| `t-v6-b-main5v-vsys` | `/MAIN5V` de Q7.5–8 a U17.1/24 como polígono de ≥ 2 mm en F.Cu, fuera de In1 e In2. C77–C81 a ≤ 2 mm de U17.1/24, con su tierra sobre el cobre del EP | Sin `/MAIN5V` en capas internas cerca de U17 y sin avisos de ancho en `/MAIN5V` | 29-oct |
+| `t-v6-b-bstfb-igate` | R85/R86 a ≤ 3 mm de U17.18. `/VFB_BST` e `/IGATE` solo en F.Cu | `/IGATE` ≤ 8 mm | 29-oct |
+| `t-v6-b-bateria` | L4 a ≤ 5 mm de U17.21/22. `/SW_BAT` como polígono de ≥ 2 mm. `/BAT_PLUS` de ≥ 1.5 mm, con la toma BAT (U17.23) aparte. In1 e In2 libres a 5 mm de U17 y de L4 | Sin avisos de ancho en `/SW_BAT` ni en `/BAT_PLUS` | 29-oct |
+| `t-v6-a-r112` | R112 a ≤ 3 mm de J19.3 (hoy 4.7), solo en F.Cu. El tramo largo después de R112 (`/IGN_SENSE`) puede seguir por In2 | — | 29-oct |
+
+Commits: `v6 bloque B: …` y `v6 bloque A: R112`.
+
+## 3. Jueves 30 y viernes 31: bloques C, D y E
+
+Están en el [plan de fines de semana, §4](v6-plan-fines-de-semana.md#4-domingo-25-bloques-c-d-y-e-modem-gnss-y-ethernet), sin cambios.
+
+| Pendiente | Qué | Vence |
+|---|---|---|
+| `t-v6-c-modem` | RF LTE solo en F.Cu: coplanar de 0.35/0.20 mm, cerca de vías a ≤ 3 mm y 2 vías de GND por pad de tierra de J8. EP de U4 con 6 vías. C44/C34 a ≤ 3 mm y C52 junto a U4.2. R28/R27 a ≤ 2 mm de U4.5. `/VBAT_MODEM` como polígono de ≥ 3 mm | 31-oct · **con (a), T45 hace la RF, su cerca y las vías del EP; a ti te queda la colocación** |
+| `t-v6-d-gnss` | C70 a ≤ 2 mm de U25.1. `/ANT_BIAS` a ≥ 1 mm de la RF. `/SW_IN` y `/SW_5V` fuera de In1 (la opción del plan: F1 junto a Q11). TP9 junto a U18.49 | 31-oct |
+| `t-v6-e-eth` | U7: D12 a ≤ 2 mm del pin 1, L2 a ≤ 5 mm, `/ETH_FB` de ≤ 5 mm en F.Cu y 6 vías en el EP | 31-oct · **con (a), T45 pone las vías del EP** |
+
+Cierre (plan §4.4): DRC con 0 errores y 0 sin conectar; `/RF_LTE` y `/RF_ANT_LTE` solo en F.Cu, sin vías y con In1 sólido debajo; EP de U4 y de U7 con 6 vías cada uno; J8 y J13 con 2 vías por pad de tierra. Commit: `v6 bloques C + D + E`.
+
+## 4. Fin de semana 31-oct y 1-nov (con (b): 7 y 8-nov)
+
+Del [plan, §6 y §7](v6-plan-fines-de-semana.md#6-sabado-31-bloques-f-g-y-h1-pares-puertos-in1-y-cristales):
+
+- **Sábado, 8:00.** Claude corre **T29a**: vías de tierra bajo U6 y U18, vías en los pads de tierra de J13, J8 y D8, y las pistas de In1 que se puedan pasar a B.Cu. Leo te avisa; tú haces `git pull`.
+- **Sábado** (`t-v6-fgh1`). Bloque F, pares diferenciales: Ethernet y USB del módem, juntos y solo en F.Cu. Bloque G, puertos serie: D23 a ≤ 5 mm de J15. Bloque H1: In1 con ≤ 3 islas y nada bajo RF, módulos, cristales ni pares; Y2 a ≤ 5 mm de PH0/PH1 y Y1 a ≤ 3 mm de U1.
+- **Domingo, 8:00.** Claude corre **T29b**, la costura de tierra.
+- **Domingo** (`t-v6-h2-puerta`). Bloque H2: nombres en cada conector (L-59), 3 fiduciales y la fila de pads de depuración (L-56). Luego la puerta L-48 del plan. Al final, cuando ya no se mueva nada, las exclusiones de margen del DRC (`t-v6-excluir-margen`).
+- **Domingo en la tarde.** Claude corre T43 y T44, hace la re-auditoría final y genera el paquete: **G1**.
+
+## 5. Si algo no cuadra
+
+Escríbele a Leo con el commit, el designador y la coordenada, y una captura. Si una regla de aquí choca con otra, avisa antes de decidir: puede ser un error de estas instrucciones.
+
+*Coordenadas y conteos sacados del PCB `9a6f250` y del esquemático `3154018`, con scripts que simulan lo que borra Actualizar PCB y buscan los extremos de pista sin conexión, igual que KiCad: extremo dentro de otra pista de la misma capa, de una vía, de un pad o del relleno de una zona de su red. Las figuras salen del mismo PCB.*
--- a/03-Architecture-Hardware/img/2026-10-27_Drogheda_v6-T48-SIM-Actualizar-PCB_v1.0.png
+++ b/03-Architecture-Hardware/img/2026-10-27_Drogheda_v6-T48-SIM-Actualizar-PCB_v1.0.png
--- a/03-Architecture-Hardware/img/2026-10-27_Drogheda_v6-T49-NTC-Actualizar-PCB_v1.0.png
+++ b/03-Architecture-Hardware/img/2026-10-27_Drogheda_v6-T49-NTC-Actualizar-PCB_v1.0.png
--- a/03-Architecture-Hardware/kicad
+++ b/03-Architecture-Hardware/kicad
@ -1 +1 @@
-Subproject commit cb1a652bca7bd73b685620eab5233f65d61a6cf8
+Subproject commit 315401824df738f8ba34cddbd05033667e03eb5f