Drogheda/03-Architecture-Hardware/2026-10-27_Drogheda_Instrucciones-Michelle_v6-Semana-27oct_ES.md

title	tags	project	author	date	version	status	audience
Instrucciones para Michelle — v6, semana del 27-oct al 1-nov: Actualizar PCB (T48 + T49), regreso de /VEH5V y bloques A a H	project-drogheda hardware hbox einarboard v6 layout pcb michelle t48 t49 sim	Project Drogheda	Helgen Technologies (redacción: Claude; decide: Leo)	2026-10-27	1.0	ACTIVO — v6 en HBox_PCB 3154018: esquemático con T48 y T49; el PCB es tu 9a6f250 del 26-oct. D-26-1 y D-22-4 por decidir (Leo)	Michelle (layout de la v6), Leo

Instrucciones para Michelle — v6 · semana del 27-oct

Michelle: esta semana trabajas solo la v6 (hbox-watchdog-v6.kicad_pcb). La V5.6 y la V5.7 ya quedaron listas para el pedido del piloto: no las abras.

Lo que cambió desde tu commit del lunes (9a6f250):

• Claude revisó tu trabajo del fin de semana (revisión del 26-oct). El DRC dio 0 errores y en el bloque B hay buen avance. Hay una regresión (la toma VIN de R80) y faltan la mitad del bloque B, R112 y los bloques C, D y E. Cada pendiente ya está en el tablero con su fecha.
• T48 (Leo, 27-oct): una sola SIM. La v6 se queda con la nano-SIM J11. Sale la eSIM: U13, R41, R63, R65 y R69, que de todos modos no se montaban.
• T49: salen las sondas NTC externas J2 y J4 (decisión del 9-oct), con R14, C9, D4, R15, C28 y D6.
• T48 y T49 solo cambiaron el esquemático. El PCB lo actualizas tú (§1): salen 13 huellas y queda cobre suelto que hay que borrar.

!!! warning "Lo que todavía decide Leo y te cambia la semana" - D-26-1 (vence hoy). Con (a), Claude hace por script (T45) el regreso de /VEH5V con la toma Kelvin, la RF LTE con su cerca de vías, las vías de los EP de U4 y U7 y la limpieza; tú sigues con la colocación. Con (b), G1 pasa al lunes 9-nov y todas tus fechas se recorren una semana. - D-22-4. Si Leo elige (b), D18–D20 se pasan junto a J11, al espacio que deja T48 (§1.5). - Leo te avisa en cuanto decida. Mientras tanto, empieza por el §1, que es igual en los dos casos.

Reglas de siempre:

• Una persona por tarjeta. Si Claude va a correr un script en la v6: cierras KiCad, haces commit y push, y esperas el aviso para hacer git pull.
• La corriente va solo por F.Cu y B.Cu (In1 e In2 son de 0.5 oz). Cada cambio de capa de una red de potencia lleva 2–3 vías, nunca una sola.
• No acomodes designadores a mano: al final corren T43 y T44.
• Al terminar cada bloque, commit con la letra del bloque en el mensaje, y push el mismo día.
• No uses «Limpiar pistas y vías» en toda la tarjeta. Borra a mano lo de las tablas del §1 (en el §1.3 está por qué).
• Las coordenadas (x, y) en mm son para ubicarte rápido; lo que manda es el designador y el pin.

0. Antes de empezar (5 min)

cd <tu copia de HBox_PCB>
git status            # sin cambios sin subir; si hay, commit + push primero
git pull --ff-only    # trae T48 y T49 (3154018)

Abre la v6 en KiCad 10.

1. Primero: Actualizar PCB con T48 + T49 (≈ 45 min) · pendiente t-v6-una-sim

1.1 Antes de Actualizar PCB: borra el cobre de las 6 redes que desaparecen

Mientras las redes todavía existen en el PCB, se pueden seleccionar completas. Haz clic en una pista de la red, oprime U dos veces (o clic derecho → Seleccionar → todas las pistas de la red) y luego Supr. Antes de borrar, revisa que no se haya seleccionado nada de otra red.

Red	Tramos	Vías	Une
/SIMA_VDD	3	—	R63.2 ↔ U13.1
/SIMA_RST	8 (F.Cu e In1)	2: (196.25, 70.5) y (196.25, 74.5)	R41.2 → U13.2, por In1 junto a J11
/SIMA_CLK	2	—	R65.2 ↔ U13.3
/SIMA_DATA	3	—	R69.2 ↔ U13.7
/NTC_TEMP	13 (F.Cu e In1)	1: (113.66, 56.34)	J2.1, D4, R14, C9 → U3.27 (PB1)
/NTC2	18 (F.Cu e In1)	1: (120.91, 58.36)	J4.1, D6, R15, C28 → U3.24 (PC4)

1.2 Actualizar PCB

Herramientas → Actualizar PCB desde el esquemático (F8), con «Eliminar huellas sin símbolo» marcado. La lista de cambios debe traer solo esto:

• salen 13 huellas: U13, R41, R63, R65, R69, J2, J4, R14, C9, D4, R15, C28 y D6;
• U3.24 (PC4) y U3.27 (PB1) se quedan sin red. Es correcto: el esquemático ya les pone la marca de «sin conexión».

Si aparece cualquier otra cosa (otra pieza, un valor o una huella cambiada), cancela y avísale a Leo. MH1–MH5 no salen, porque son piezas solo de la tarjeta.

1.3 Después: los ramales que quedan colgando

Red	Qué se borra	Dónde
/SIM_DATA	todo el ramal que iba a R69: 9 tramos, ≈ 12.7 mm	Desde la T de (187.77, 84.13), pasando por (189.34, 85.70), (190.88, 85.70), (191.31, 86.13), (191.31, 88.50), (191.80, 89.00) y (195.79, 89.00), hasta donde estaba R69.1 (196.68, 88.12). El ramal que va a R64.1 se queda
/SIM_RST	1 tramo de 1.2 mm	De (196.25, 62.75) a donde estaba R41.1 (197.43, 62.75)
/3V3	3 tramos a R14.1 y 1 a R15.1	(114.25, 52.75) → (113.75, 53.25) → (113.75, 54.63) → (114.63, 55.50), y (119.44, 53.31) → (120.05, 53.93)
GND	opcional: 4 tramos cortos junto a C9.2 y C28.2	Caen en el relleno de GND. Bórralos si el DRC los marca
/SIM_CLK y /SIM_VDD	nada	/SIM_CLK sigue llegando a R68 por la T de (190.50, 86.70). /SIM_VDD sigue llegando a R39 por el punto donde estaba R63.1

Por qué a mano. En /SIM_DATA, el DRC solo marca los 3 primeros tramos del ramal. El cuarto mide 0.008 mm y KiCad lo da por conectado con el siguiente, así que «Limpiar pistas y vías» dejaría ≈ 7 mm de antena colgando de la línea de datos de la SIM.

1.4 Cierre del §1

• B (rellenar zonas) → DRC con «Rellenar zonas» y «Comprobar paridad»: 0 errores, 0 sin conectar. No debe quedar ningún aviso de «pista con un extremo sin conectar» en /SIM_*, /3V3 ni GND de estas dos zonas.
• Commit y push:

git commit -am "v6 T48+T49: Actualizar PCB (sin eSIM ni sondas NTC externas) y cobre suelto"
git push

• Avísale a Leo con el hash. Si D-26-1 quedó en (a), Claude corre T45 sobre ese commit (≈ 2 h) y te avisa para que hagas git pull. Mientras tanto no abras la v6.

1.5 El espacio que queda libre

• Junto a J11 (≈ 7 × 11 mm de F.Cu, al sur del zócalo; en verde en la primera figura). Si Leo elige (b) en D-22-4:
  • Claude cambia el esquemático para que D18–D20 queden en /SIMB_DATA, /SIMB_CLK y /SIMB_RST, y tú haces Actualizar PCB otra vez (solo cambian las redes de esas tres piezas).
  • Las tres van pegadas a los pines de J11, del lado del zócalo de las resistencias de 22 Ω (R64, R68 y R40), cada una con su vía de GND.
  • Deja libre el lado por donde entra la tarjeta (revísalo en la vista 3D).
• Donde estaban J2 y J4 (orilla norte, x ≈ 105–137). Quedan libres los lugares de J2, J4, D4, D6, R14, C9, R15 y C28. Úsalos si te ayudan en los bloques D o H1, por ejemplo para sacar /SW_IN de In1.

2. Martes 28 y miércoles 29: regreso de /VEH5V, bloque B y R112

Pendiente	Qué	Listo cuando	Vence
t-v6-kelvin-vin-r80	/VEH5V de L5.2 a R80.1 directo por F.Cu de ≥ 2 mm, sin In2 ni C76 en medio. La toma VIN de U17.6 va como pista propia de 0.25–0.3 mm que sale de R80.1 por el lado de adentro y pasa por C86/C87 (revisión, §3)	Prueba de Kelvin: ninguna rama con carga se une al camino R80 → U17 fuera del pad	28-oct · con (a), lo hace T45
t-v6-limpieza-26oct	Vías sueltas: /24V en (138.56, 107.74) y (138.56, 94.99), /BAT_PLUS en (193.6, 103.09). Pistas sueltas: /3V3 en (60.97, 129.62), /GNSS_RTK_STAT en (72.6, 136.7) y /PFI en (185.34, 112.87)	El DRC ya no las marca	28-oct · con (a), lo hace T45
t-v6-b-main5v-vsys	/MAIN5V de Q7.5–8 a U17.1/24 como polígono de ≥ 2 mm en F.Cu, fuera de In1 e In2. C77–C81 a ≤ 2 mm de U17.1/24, con su tierra sobre el cobre del EP	Sin /MAIN5V en capas internas cerca de U17 y sin avisos de ancho en /MAIN5V	29-oct
t-v6-b-bstfb-igate	R85/R86 a ≤ 3 mm de U17.18. /VFB_BST e /IGATE solo en F.Cu	/IGATE ≤ 8 mm	29-oct
t-v6-b-bateria	L4 a ≤ 5 mm de U17.21/22. /SW_BAT como polígono de ≥ 2 mm. /BAT_PLUS de ≥ 1.5 mm, con la toma BAT (U17.23) aparte. In1 e In2 libres a 5 mm de U17 y de L4	Sin avisos de ancho en /SW_BAT ni en /BAT_PLUS	29-oct
t-v6-a-r112	R112 a ≤ 3 mm de J19.3 (hoy 4.7), solo en F.Cu. El tramo largo después de R112 (/IGN_SENSE) puede seguir por In2	—	29-oct

Commits: v6 bloque B: … y v6 bloque A: R112.

3. Jueves 30 y viernes 31: bloques C, D y E

Están en el plan de fines de semana, §4, sin cambios.

Pendiente	Qué	Vence
t-v6-c-modem	RF LTE solo en F.Cu: coplanar de 0.35/0.20 mm, cerca de vías a ≤ 3 mm y 2 vías de GND por pad de tierra de J8. EP de U4 con 6 vías. C44/C34 a ≤ 3 mm y C52 junto a U4.2. R28/R27 a ≤ 2 mm de U4.5. /VBAT_MODEM como polígono de ≥ 3 mm	31-oct · con (a), T45 hace la RF, su cerca y las vías del EP; a ti te queda la colocación
t-v6-d-gnss	C70 a ≤ 2 mm de U25.1. /ANT_BIAS a ≥ 1 mm de la RF. /SW_IN y /SW_5V fuera de In1 (la opción del plan: F1 junto a Q11). TP9 junto a U18.49	31-oct
t-v6-e-eth	U7: D12 a ≤ 2 mm del pin 1, L2 a ≤ 5 mm, /ETH_FB de ≤ 5 mm en F.Cu y 6 vías en el EP	31-oct · con (a), T45 pone las vías del EP

Cierre (plan §4.4): DRC con 0 errores y 0 sin conectar; /RF_LTE y /RF_ANT_LTE solo en F.Cu, sin vías y con In1 sólido debajo; EP de U4 y de U7 con 6 vías cada uno; J8 y J13 con 2 vías por pad de tierra. Commit: v6 bloques C + D + E.

4. Fin de semana 31-oct y 1-nov (con (b): 7 y 8-nov)

Del plan, §6 y §7:

• Sábado, 8:00. Claude corre T29a: vías de tierra bajo U6 y U18, vías en los pads de tierra de J13, J8 y D8, y las pistas de In1 que se puedan pasar a B.Cu. Leo te avisa; tú haces git pull.
• Sábado (t-v6-fgh1). Bloque F, pares diferenciales: Ethernet y USB del módem, juntos y solo en F.Cu. Bloque G, puertos serie: D23 a ≤ 5 mm de J15. Bloque H1: In1 con ≤ 3 islas y nada bajo RF, módulos, cristales ni pares; Y2 a ≤ 5 mm de PH0/PH1 y Y1 a ≤ 3 mm de U1.
• Domingo, 8:00. Claude corre T29b, la costura de tierra.
• Domingo (t-v6-h2-puerta). Bloque H2: nombres en cada conector (L-59), 3 fiduciales y la fila de pads de depuración (L-56). Luego la puerta L-48 del plan. Al final, cuando ya no se mueva nada, las exclusiones de margen del DRC (t-v6-excluir-margen).
• Domingo en la tarde. Claude corre T43 y T44, hace la re-auditoría final y genera el paquete: G1.

5. Si algo no cuadra

Escríbele a Leo con el commit, el designador y la coordenada, y una captura. Si una regla de aquí choca con otra, avisa antes de decidir: puede ser un error de estas instrucciones.

Coordenadas y conteos sacados del PCB 9a6f250 y del esquemático 3154018, con scripts que simulan lo que borra Actualizar PCB y buscan los extremos de pista sin conexión, igual que KiCad: extremo dentro de otra pista de la misma capa, de una vía, de un pad o del relleno de una zona de su red. Las figuras salen del mismo PCB.