Leopoldo Rodríguez
d70dd806be
Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com> Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx
86 lines
11 KiB
Markdown
86 lines
11 KiB
Markdown
# Guía para Leo — V5.7: layout de la fuente a bordo mientras Michelle corrige V5.6 · 13-oct-2026
|
||
|
||
!!! warning "Designadores de antes del 22-oct (T43)"
|
||
Este documento conserva los designadores que tenía la tarjeta en su fecha. Desde el 22-oct (T43) la V5.6, la V5.7 y la v6 traen otros, y varios nombres viejos ahora son otra pieza: en la V5.6 y la V5.7 el LTC4040 es ahora U14 (antes U6) y J7 es el USB-C de DFU (antes J11). Para leerlo contra la tarjeta de hoy, usa la [tabla viejo → nuevo](designadores-t43-22oct.md#8-tablas-viejo-nuevo); lo que ya no existía el 22-oct no está en la tabla.
|
||
|
||
!!! warning "Superada el 16-oct"
|
||
La fuente ya está colocada y ruteada (commit `a7c0116`, esquina superior derecha). Lo que falta en la V5.7 está en la [pasada 3, parte B](v56-v57-layout-pasada-3.md) y el porqué en la [auditoría del 16-oct](auditoria-produccion-16oct.md). Se conserva como histórico.
|
||
|
||
**Reparto:** Michelle → V5.6 pasada 2 (`2026-10-13_Drogheda_Instrucciones-Michelle_V5.6-Pasada-2_ES.md`, rev. A). Leo → V5.7 (este documento) hasta dejar colocado y ruteado el bloque de la fuente. Después Michelle toma V5.7, replica ahí sus correcciones de la pasada 2 y cierra. Claude audita pad por pad antes del pedido.
|
||
|
||
## 0. Estado de los archivos (ya hecho por Claude, sin commit)
|
||
|
||
- `hbox-watchdog-v57.kicad_sch`: ECO aplicado (bloque U25 de la v6, F2 SMD, fuera U2 buck y P2, JP1 puenteado, D10/Q10 en `/VIN_FUSED`). **ERC 0 errores** (27 avisos de librería, los mismos de V5.6 + 2 de símbolos importados).
|
||
- `hbox-watchdog-v57.kicad_pcb`: **re-tomado hoy del PCB V5.6 de Michelle (`d71098d`, opción A: fila de conectores compactada)**, con cajetín rev 5.7 y serigrafía «HBOX v5.7». Paridad con el esquemático V5.7 marca exactamente lo esperado: 12 huellas sobrantes (U2, L2, Cbst1, Dbk1, R20, R21, Rcomp1, Ccomp1, Rfreq1, Ren1, Ren2, P2), 17 faltantes (el bloque nuevo), JP1 con huella distinta, D10.1 y Q10.2 cambian de red. Nada más.
|
||
- Respaldo del fork anterior (12-oct) en `kicad/_to_delete/t-backups-1013/`.
|
||
|
||
**Primero, commit (tu terminal, no KiCad):**
|
||
```
|
||
cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad
|
||
git status --short # solo hbox-watchdog-v57.kicad_sch y hbox-watchdog-v57.kicad_pcb
|
||
git add hbox-watchdog-v57.kicad_sch hbox-watchdog-v57.kicad_pcb
|
||
git commit -m "V5.7: sch con fuente a bordo (U25 bloque v6, F2 SMD 3A, Q10/D10 reusados; fuera U2 y P2; JP1 puenteado; ERC 0) + PCB re-tomado de V5.6 d71098d"
|
||
git push
|
||
cd ../.. && git -c diff.ignoreSubmodules=none add 03-Architecture-Hardware/kicad 03-Architecture-Hardware/*.md && git -c diff.ignoreSubmodules=none commit -m "kicad -> V5.7 base + docs 13-oct (audit V5.6, instrucciones Michelle rev A, ECO V5.7 v0.2, guia Leo V5.7)" && git push
|
||
```
|
||
|
||
## 1. Reglas de convivencia con Michelle (para que V5.6 → V5.7 se pueda replicar sin pelearse)
|
||
|
||
Tú trabajas **solo** en estas zonas de la V5.7:
|
||
- Esquina superior derecha y franja del buck viejo: **x 170–197, y 42–72** (cara superior).
|
||
- Alrededor de **P1 / D10 / Q10 / C10** (x 170–199, y 115–135) para F2.
|
||
- Los troncos nuevos `/VEH5V` y `/24V` en **F.Cu** (ver §5).
|
||
|
||
**No toques** (lo corrige Michelle en V5.6 y lo replica en V5.7): el tronco `/BAT_PLUS` de P4 a L6/U6, nada alrededor de U6/L6/C35/RS1, U7/L7, K1, debajo de U16, U26/C126–C128, los tres colgantes, textos de serigrafía. En particular **deja B.Cu libre en x 170–182 / y 45–105**: ahí va su tronco BAT_PLUS de 1.5–2.0 mm.
|
||
|
||
## 2. En KiCad — esquemático (2 minutos)
|
||
|
||
Abre `hbox-watchdog-v57.kicad_pro`. En el esquemático el bloque nuevo está en la hoja en **x 100–260, y 300–345** (F2 arriba a la izquierda del bloque; U25 al centro; R120–R125/C155/C156/R121/R122 en la fila de abajo). Corre ERC: 0 errores. Si quieres, mueve el bloque junto a P1/Q10 en la hoja — es solo orden visual; no cambies etiquetas.
|
||
|
||
## 3. En KiCad — PCB: traer el bloque (F8)
|
||
|
||
1. **Herramientas → Actualizar PCB desde esquemático (F8).** Marca «Eliminar huellas sin símbolo» **y** «Reemplazar huellas con las del esquemático» (solo cambia JP1 → puenteado). La lista debe ser exactamente: quita U2, L2, Cbst1, Dbk1, R20, R21, Rcomp1, Ccomp1, Rfreq1, Ren1, Ren2, P2; agrega U25, L22, D34, F2, C149, C150, C152, C153, C154, C155, C156, R120, R121, R122, R123, R124, R125; reemplaza JP1; D10.1 y Q10.2 pasan a `/VIN_FUSED`. Cualquier otra cosa → cancela y mándame captura.
|
||
2. Las 17 huellas nuevas caen apiladas fuera de la tarjeta: déjalas ahí hasta §4.
|
||
3. **Limpieza de la franja del buck viejo** (x 179–197, y 50–72): borra todas las pistas y vías que quedaron sin red o con red `/SW_FAN`, `/BST_FAN`, `/FB_FAN`, `/EN_FAN`, `/FREQ_FAN`, `/COMP_FAN`, `/CC_FAN`. Herramientas → Limpiar pistas y vías («eliminar pistas sin conexión en un extremo», «eliminar vías colgantes») y repasa a mano. **Conserva** C22 (179.6, 58.9), C11 (183.4, 68.4) y sus conexiones a `/24V` y GND; conserva Q1, Q5, R2 (columna x≈196.5) y todo lo que esté a y > 73 (U18, J7/J8 del módem, C124, R109).
|
||
4. Borra también las pistas de P2 en el borde superior (x≈112–117, y≈44–48) que quedaron sin red.
|
||
|
||
## 4. Colocación (orientativa; ajusta ±2 mm, mantén el orden y las distancias)
|
||
|
||
Restricción dura: el módulo 4G se enchufa en **J7 (x 174.2) / J8 (x 196.5), zócalos en y 73–94** y su cuerpo cubre aprox. **x 172–199, y 71–97**. Debajo de él solo piezas de perfil bajo (≤ 3 mm). **L22 (6.5 mm de alto) y todo el bloque quedan arriba de y 70**, así que la franja x 178–195 / y 43–70 (la del buck viejo) es toda tuya. Columna fija a la derecha: Q5 (196.5, 53.7), Q1 (196.5, 58.3), R2 (196.5, 50.3) — no se mueven; sus courtyards empiezan en x 194.6.
|
||
|
||
| Ref | Posición (x, y) mm | Rot | Nota |
|
||
|---|---|---|---|
|
||
| **D2** y **C23** (ventilador, se quedan en V5.7) | al hueco entre P4 y L8: **D2 (166.5, 51.3)**, **C23 (172.0, 51.3)**, rot 0 | 0 | Hoy están en la franja (179.8, 52.1 / 185.4, 51.3) porque colgaban del buck viejo. Junto a P6/Q2 no hay hueco; el bolsillo x 162–174 / y 49.5–54 sí está libre. `/5V_FAN` nace en JP1 (137.6, 44.4): ruta 0.5 mm por el borde superior. |
|
||
| **L22** 10 µH SRP1265A (13.5 × 12.5) | **(186.5, 49.5)** | 0 | Courtyard x 179.8–193.3, y 43.3–55.8: 3 mm al borde superior (y 40.3), 1.3 mm a Q5/R2, 0.9 mm a C22. Pin 1 (`/SW_PWRIN`) hacia abajo (D34), pin 2 (`/VEH5V`) hacia la izquierda (C153/C154). |
|
||
| **D34** B560C (SMC) | **(186.5, 60.0)** | 0 / 180 | Courtyard x 182.3–190.7, y 56.9–63.2. Cátodo (pin 1, `/SW_PWRIN`) pegado a L22.1 y a U25.8; ánodo (pin 2) a GND con polígono ≥ 1 cm². |
|
||
| **U25** TPS54360B (HSOP-8 EP) | **(186.5, 66.5)** | girar para que **pin 8 SW** quede arriba (hacia D34/L22) y **pin 2 VIN** hacia la izquierda | Courtyard x 183.2–189.9, y 63.8–69.2, justo arriba del módulo (y 71). EP (pin 9) con **≥ 6 vías 0.3 a In1**, pasta del EP al 50 % (misma regla que U6). **C11** (100 nF, hoy en 183.4, 68.4) estorba: muévelo a **(180.5, 71.0)**, pegado a C150 y a U25.2. |
|
||
| **C152** 100 nF (BOOT) | pegado a U25 pines 1 (BOOT) y 8 (SW) | — | < 2 mm de los pines. |
|
||
| **C149, C150** 2.2 µF/100 V (1210) + **C22** (ya está) | columna x = 179.6: C22 (179.6, 58.9) se queda; **C149 (179.6, 63.5)**; **C150 (179.6, 67.5)** | 90 | Pin 1 a **U25.2 (VIN)** con pista ≥ 1.0 mm y < 5 mm; pin 2 a GND con vía propia cada uno. |
|
||
| **R120** (RT), **R123 + C155** (COMP), **C156**, **R121/R122** (FB), **R124/R125** (DNP, la huella sí va) | dos columnas x 191.5 y 193.5, filas y 60.5 / 63.5 / 67 / 70.5, rot 90 (hueco x 190.7–194.5, y 60–72 que dejan Ren1/Ren2/Rcomp1/Ccomp1) | 90 | FB: R121.1 va a `/VEH5V` **en la salida (C153/C154), no en L22.2**; la pista de `/FB_PWRIN` corta y lejos de L22/D34. GND de R120/R122/C155/C156 a la colada superior. |
|
||
| **C153, C154** 47 µF/16 V (1210) | **(176.5, 47.0)** y **(176.5, 51.0)** | 90 | Entre P4 (courtyard hasta x 173.0) y L22 (desde x 179.8). Pin 1 a L22.2 con polígono/pista 2.0 mm; pin 2 GND con 2 vías cada uno. De aquí sale el tronco `/VEH5V`. |
|
||
| **F2** fusible 2410 (6.1 × 2.7) | **(187.3, 118.1)**, rot 0 — el hueco entre RB1 (arriba), C10 (abajo, 120.2) y Q10 (derecha, 191.0) | 0 | Cadena: **P1.1** (172.7, 133.8) **→ F2.1**; **F2.2 → D10.1 y Q10.2** (`/VIN_FUSED`). Hoy P1.1 va directo a D10.1/Q10.2 por `/24V_IN`: corta esa pista e intercala F2. Pista 1.5 mm (por B.Cu si F.Cu está ocupado bajo C10). Si prefieres F2 junto a D10, intercambia D10 y F2 en el bolsillo x 173–180 / y 118–128 — los dos van en `/VIN_FUSED`. |
|
||
|
||
Comprobación visual al terminar la colocación: `/SW_PWRIN` (U25.8 → D34.1 → L22.1 → C152.2) debe ser un triángulo de **< 10 mm** de perímetro en F.Cu.
|
||
|
||
## 5. Ruteo (anchos y capas)
|
||
|
||
| Red | De → a | Capa | Ancho | Nota |
|
||
|---|---|---|---|---|
|
||
| `/24V_IN` | P1.1 → F2.1 | F.Cu | 1.5 mm | corto |
|
||
| `/VIN_FUSED` | F2.2 → D10.1 → Q10.2 | F.Cu | 1.5 mm | D10 lo más cerca posible de F2 |
|
||
| `/24V` | Q10.3 → C10.1 → (sube) → C22/C149/C150.1 → U25.2 | F.Cu, 1.0–1.5 mm | 0.7 A | Ya existe una ruta `/24V` hasta la franja (47 mm por In2 a 1.0 mm + F.Cu): sirve, solo reconéctala a U25.2/C149/C150 y quita lo que iba a U2.7/Ren1. Si la rehaces, mejor F.Cu. |
|
||
| `/SW_PWRIN` | U25.8 → D34.1 → L22.1 (+ C152.2) | **solo F.Cu** | ≥ 1.0 mm / polígono | nada en capas internas; sin vías |
|
||
| `/VEH5V` | L22.2 → C153/C154.1 → R121.1 → **RS1.1** (151.0, 117.2) y C78.1 (146.2, 57.2) | **F.Cu**, 1.5–2.0 mm | 2.8 A | Baja por x ≈ 170–172 (fuera de los zócalos J7, que están en x 174.2) hasta y ≈ 105 y gira a RS1. **No uses B.Cu en x 170–182 (tronco BAT_PLUS de Michelle).** El tramo a C78 arriba a la izquierda puede ir por el borde superior a 1.5 mm. `/VEH5V` también alimenta JP1.2 (137.6, 44.4) y U6.6/16 — ya están conectados por la red actual; verifica que no quede nada de `/VEH5V` en capas internas. |
|
||
| GND | D34.2, C149/C150/C153/C154.2, U25.7/EP | F.Cu + vías a In1 | polígono | 2 vías por capacitor, 6 en el EP |
|
||
|
||
Después: **B** (rellenar zonas), DRC con «Comprobar paridad»: 0 sin conectar, paridad solo los PF*. Los colgantes que ya traía la V5.6 (vía `/24V` en 181.0, 64.1; tramos en 181.5, 100.8 y 105.2, 47.9) los quita Michelle; si la vía de 24V te estorba al rutear, bórrala tú.
|
||
|
||
## 6. Entrega a Michelle (cuando termines §4–§5)
|
||
|
||
```
|
||
git add hbox-watchdog-v57.kicad_pcb
|
||
git commit -m "V5.7 PCB: bloque fuente U25/L22/D34/F2 colocado y ruteado (esquina sup. der.), fuera buck ventilador y P2"
|
||
git push
|
||
```
|
||
Michelle en V5.7: (1) replicar sus correcciones de la pasada 2 de V5.6 (BAT_PLUS, MAIN5V, SYS5V, SW3_NODE, In1 bajo U16, colgantes, C128, textos, stackup 0.5 oz); (2) revisar el bloque de la fuente contra §4–§5; (3) DRC 0 / paridad 0; (4) push. Claude: auditoría pad a pad + Gerber/BOM/CPL de **ambas** tarjetas; pedido V5.6 primero, V5.7 (5 prototipos) después del banco de V5.6.
|