EinarBoard 1.0 — Runbook de bring-up

Tarjeta: V3 (EinarBoard 1.0, rev 1.1, Blackpill en zócalo).

!!! abstract "Para quién · Cuándo · Tiempo · Necesitas" - Para quién: ingeniería (banco QRO) - Cuándo: documento histórico — se aplicó a la primera tarjeta V3 al llegar de JLCPCB (jul-2026). Para las V3 que hoy están en campo, usa diagnóstico en banco y reflasheo - Tiempo: medio día para la tarjeta #1 (secciones C–D); 1 h por tarjeta en la réplica (F) - Necesitas: fuente de banco con límite de corriente, multímetro, lupa, Blackpill, simpleRTK2B Pro, módem 4G, paquete 1S4P o celda de banco, resistencia de 10 kΩ (emulación de NTC)

Traducido del original en inglés (08-jul-2026).

Pedido (FINAL — reemplazo del 2026-07-08): el PCBA original SMT026070860564 se canceló (2 líneas del BOM se perdieron en el emparejamiento); el reemplazo se colocó el 2026-07-08, verificado completo en vivo: 53 líneas, 116/118 designadores ensamblados, incluidos D2/DBK2/DBK1 y los seis LEDs. Rotaciones confirmadas por Leo en el visor de colocación. Diferencias contra el mapa de partes original: LEDs = C2295 KT-0805R (ROJO — todos los indicadores rojos por decisión) · RS1 = C2988654 (HoLLR1206-1W-8mR-1%, alterno conforme a especificación) · 100 nF = C1591 · 22 µF ×4 = C76637 · R51 = C22972 · 22 k = C31850. J1/J2 NO ensamblados (las únicas partes no seleccionadas) → soldar en banco con escantillón; comprar localmente dos zócalos hembra 1×20 de 2.54 mm (el carrete C50984 quedó bloqueado en el inventario de JLC para PCBA futuros). Puntos de ajuste re-derivados de los valores pedidos el 2026-07-08: ventilador 4.99 V · módem 3.33 V · I_chg 2.42 A · límite de entrada 3.12 A · PFI 4.61 V · respaldo 4.79 V — todos en objetivo.

A. Ahora — antes de que arranque la producción (la compuerta de US$479)

Revisión del análisis DFM (4–6 h después de pedir, Order History → DFM Analysis). Verificar la «docena de polaridad» contra la hoja de respuestas: U6 pin 1 ARRIBA-IZQUIERDA · U2/U7 pin 1 ABAJO-DERECHA · Q7 pin 1 ARRIBA-IZQUIERDA · bandas: D2/Dbk2/D5/D10 IZQUIERDA, Dbk1 ARRIBA, D6 DERECHA · «+» de electrolíticos: C3 ABAJO, C10/C43 IZQUIERDA · cátodos de LED IZQUIERDA (D1, D4G1, DB1–4). La vista previa ya atrapó una vez U6 y U2 girados 180°: no dar nada por sentado.
Confirmar que Production File está en Yes con autoconfirmación a 48 h — un fin de semana sin vigilancia se aprueba solo. Aprobar solo después de que pase la revisión DFM.
Contestar cada correo de revisión de JLC el mismo día (protección del calendario).

B. Recepción (día de entrega)

Visual contra los renders pedidos: DNP vacíos (P3/P13/H3, campo de MOD1), todos los zócalos presentes, entrada de cable de P1 hacia el borde, apertura de J9 en el borde.
La docena de polaridad otra vez, sobre tarjetas físicas, una tarjeta, 5 minutos con lupa.
Medir la separación de zócalos J1↔J2 en una tarjeta (el registro de decisiones dice 15.00 mm) e insertar de prueba un Blackpill — esperar una precarga ligera si el módulo mide más ancho; anotar la fuerza de inserción.

C. Bring-up eléctrico de la tarjeta #1 — sin módulos en zócalos, fuente de banco con límite de corriente

Verificación de resistencias (sin energía): 24V_IN→GND, MAIN5V→GND, 3V3_MODEM→GND — sin cortos (> 1 kΩ).
Camino de 24 V: fuente de banco a 24 V, límite 200 mA → P1 pines 1/2. Verificar: riel de 24 V después de Q10 ≈ 24 V (FET de protección inversa conduciendo), 5V_FAN = 5.0 V (U2 funcionando), header del ventilador P6 pin 1.
Camino de 5 V del vehículo: 5 V, límite 500 mA → P2. Verificar: MAIN5V ≈ 5 V (FET de entrada del LTC4040 pasando), SYS5V después de P11 con puente o interruptor en ON, pines del zócalo del Blackpill J1-20/J2-18 = 5 V.
Interruptor de carga apagado por omisión (invariante #1): sin MCU, SW_5V debe ser 0 V. Después, cortocircuitar momentáneamente J1-7 (PWR_CTRL) a 3V3 → SW_5V = 5 V, 3V3_MODEM = 3.33 V (U7 arriba).
Sensado de ignición: 12 V y 24 V por P1-3 → IGN_SENSE (J1-11) recorta a ≈ 3.5–3.6 V; 0 V → < 0.3 V.
⚠ Trampa de la NTC del cargador (esto VA a parecer un cargador muerto): sin la NTC del arnés de batería en P4-3, el pin NTC del LTC4040 queda llevado a VIN por R55 → lee «batería demasiado fría» → carga pausada en silencio. Para pruebas de carga en banco, conectar 10 kΩ de P4-3 a P4-2 (GND) para emular 25 °C. No depurar el cargador sin esto.
Cargador (con emulación de NTC + paquete 1S4P real o celda de banco): conectar el paquete a P4 → CHRG (J2-11) en bajo mientras carga; la corriente de carga sube hasta ≤ 2.42 A; la corriente de entrada nunca pasa de ~3.1 A (observar el amperímetro de la fuente — esto valida el comportamiento de RS1/CLPROG).
Evento de respaldo (LA validación del LTC4040 — este bloque nunca pasó por un prototipo): sistema corriendo con los 5 V de P2 y el paquete conectado → quitar P2 → VSYS se sostiene en ≈ 4.79 V desde el boost, la tarjeta sigue funcionando. Medir: no aparece voltaje de retorno en los pines desconectados de P2 (valida la corrección de orientación de Q7). Restaurar P2 → regreso sin interrupción + recarga. Hacer esto antes de cualquier compromiso de flota.
Fail-safe de K1: tarjeta sin energía: continuidad K1 pin 1 ↔ pines 5/6 (NC cerrado = el camino de correcciones existe con el MCU muerto). Energizada + PB5 en alto: el camino se abre hacia NO (pin 10).

D. Integración de módulos (solo tarjeta #1, después replicar)

Tiras del zócalo MOD1: soldar usando el simpleRTK2B Pro como escantillón (tiras en el módulo → insertar → soldar → retirar). Mismo truco para cualquier ajuste rígido de J1/J2.
Blackpill puesto (extremo USB hacia la izquierda de la tarjeta / esquina VB-B12 en los pads 1 — ¡los zócalos no tienen guía!). Flashear el firmware de banco por el USB del módulo.
Bandera de firmware: en PROD CHRG_EN (PA8) en ALTO = carga APAGADA — la lógica del TP4056 del prototipo estaba INVERTIDA (CHRG_RUN en ALTO = ENCENDIDA). Portar la bandera antes de flashear, o las unidades desactivarán la carga cuando quieran activarla.
Pro en MOD1 (antena arriba a la izquierda, USB abajo, según la orientación validada). Pros de revisión vieja: interruptor XBee → UART1. Todas las revisiones: el zócalo XBee propio del Pro se queda VACÍO; nunca conectar el puerto «USB XBee» del Pro en servicio (su FTDI queda sobre el enlace de bajada RTCM3 en las revisiones nuevas).
Configuración del F9P: escribir en FLASH, no en RAM (hallazgo del 20-jun — la configuración solo en RAM muere con el ciclo de energía). Verificar con un ciclo de energía antes de embarcar cualquier unidad.
4G NTRIP Master en J7/J8 (fila VCC = J7). Micro-SIM Telcel instalada primero. El USB-C de la tarjeta (J9) habilita el USB del módem solo cuando un host entrega VBUS — la consola de banco por J9 es segura; no pelea con el enlace de subida.
Extremo a extremo: cielo abierto, correcciones desde el caster → calidad GGA 4 (RTK fijo) — el primer fix ≥ 4 verificado de la flota, según la brecha del 20-jun.

E. Riesgos conocidos y aceptados (registro de decisiones — vigilar, no reabrir)

Riesgo	Decisión / responsable	Qué vigilar
Filas J1/J2 a 15.00 mm vs lectura de 15.24 del módulo	Leo, verificado con vernier, 2026-07-07	Fuerza de inserción; precarga de pines; usar el truco del escantillón si queda rígido
Bloque LTC4040 fabricado sin validación en prototipo	Compuerta omitida a conciencia (tarjetas baratas)	El paso C.8 es la validación — correrlo PRIMERO
C22 = parte de 35 V en el nodo de 24 V (la especificación decía 50 V)	Aceptado al pedir	No se espera nada; nota para el BOM de la rev 1.2
Derating por polarización de cerámicos C778721/C90142	Dentro de los márgenes de diseño	—
LED del módem D4G1 manejado desde un pin de 1.8 V	Se sabe que es tenue (auditoría L4)	No depurarlo como falla
Presupuesto del boost de respaldo 1.93 A de 2.5 A en ráfaga TX del módem	Margen aceptado; banco de 104 µF en VSYS	Brownout durante TX solo si se excede el presupuesto — osciloscopio en VSYS durante la prueba de TX

F. Réplica en flota (después de que la tarjeta #1 pase todo)

Checklist por unidad: arnés con NTC poblado (elimina la emulación de C.6) · orientación de módulos · interruptor a UART1 en Pros viejos · configuración del F9P en FLASH verificada con ciclo de energía · tiras soldadas con escantillón · verificación de GGA ≥ 4 a cielo abierto · después integración en el HBOX según los documentos del gabinete (ajuste verificado el 2026-07-07).

Ver también: manual V3 · pinout V3 · BOM dividido V3.

Historial de revisiones

Versión	Fecha	Cambios
1.0	2026-07-08	Runbook original (inglés).
1.1	2026-09-29	Traducción al español, encabezado uniforme y enlaces. Sin cambios técnicos.

9.5 KiB Raw Permalink Blame History Unescape Escape