EinarBoard V5.6 — del esquemático a la PCB

!!! note "EinarBoard V5.6 (hbox-watchdog-v5), lote en pedido" Esta tarjeta es la evolución de la V5.5 fabricada (STM32F411 a bordo + zócalos simpleRTK2B y 4G NTRIP Master). No es la v6 (GNSS y 4G soldados a bordo, hbox-watchdog-v6, en diseño): la v6 tiene su propia sección en el sitio. Cuando este documento dice «copiado de v6» se refiere solo al origen de un valor de componente.

Para: Michelle (layout) y Leo (revisión). Proyecto KiCad: 03-Architecture-Hardware/kicad/hbox-watchdog-v5.kicad_pro (KiCad 10). Ya no existe un proyecto -v56: la V5.6 se edita en el mismo proyecto; el estado fabricado V5.5 es el tag git v5.5-as-fabbed.

Referencias: Informe de cambios al esquemático (qué cambió y por qué, §1–§10) · ECO V5.6 (requisitos R1–R5, sección E de EMC) · Hoja de datos V5.6 · Pinout V5.6.

!!! warning "Reglas" - Trabajar solo en hbox-watchdog-v5.*; no tocar hbox-watchdog-v6.* ni v3/v4. - Commit en el submódulo kicad primero, luego el gitlink en el repo padre (guía Git del sitio). - No ejecutar «Update footprints from library» ni marcar «Replace footprints with those specified in schematic» al actualizar la PCB: las huellas colocadas en la V5.5 son las correctas (RJ45, Phoenix, U15 angosto).

1. Esquemático (Leo, 15 min)

Abrir hbox-watchdog-v5.kicad_pro → eeschema → Guardar una vez (KiCad reescribe el archivo generado por script en formato canónico; el diff en git será grande, es normal).
ERC: se espera 1 error preexistente (etiqueta GND suelta en 50.8, 25.146 — borrarla deja 0 errores) y los mismos avisos de librería que la V5.5. Ningún aviso nuevo.
Revisar visualmente el bloque U7 (x≈433–475, y≈185–210 mm) y el bloque «V5.6 ECO (2026-09-28)» (x 70–210, y 362–580 mm, 5 filas). Los componentes nuevos van por etiquetas: se pueden mover junto a su bloque sin rehacer conexiones.
Commit del .kicad_sch.

2. Update PCB from Schematic (F8)

Resultado esperado del diálogo (sin «replace footprints»):

Acción	Refs
Huella sustituida en su sitio (mismo UUID, pinout distinto → re-rutear)	U7 → `Drogheda-v6:SO-8_L4.9-W3.9-P1.27-LS6.0-BL-EP` (AP64350)
Huella cambiada	JP2 → `Drogheda:SolderJumper-3_P1.3mm_Bridged23_RoundedPad1.0x1.5mm` (huella del proyecto; puente en 2-3 = LFP)
Huellas nuevas (caen en el origen)	C119 C120 C121 C122 C123 C124 C125 · R105 R106 R107 R108 R109(DNP) R110 ya no existe R111 R112 R113 R114 · U18 (SOT-563) · D19 (SOT-23-6) · JP6
Huella eliminada	P5 (TEMP_PROBE, JST XH-4)
DNP (quedan en placa, sin pieza)	Dbk2, R109
Sin cambio de huella, solo valor/LCSC	RS1, R50, R53, R55, R112, U10, U15 (campo corregido = huella ya colocada), U17, C3, C43, C78, C90, C91, L7, F1, Cbst2, Rcomp2, Ccomp2, Rfreq2, Y2

Antes de F8: hacer git pull del repositorio HBox_PCB (trae la huella de JP2 y la tabla de librerías corregida). El log de F8 no debe mostrar «footprint not found»; si aparece, la copia local está desactualizada.

3. Layout — en este orden

A. Térmico del LTC4040 (bloqueante, lección F5)

SW_BAT (U6.21/22 → L6.1): polígono en F.Cu ≥ 2 mm, sin cuellos de 0.3 mm más allá del abanico de los pines.
BAT_PLUS (P4 → L6.2 → U6.23): ≥ 1.5 mm + ≥ 4 vías por cambio de capa; sensado del pin 23 como Kelvin desde L6.2/C35.
EP de U6: ≥ 9 vías 0.3/0.6 mm (3×3, paso 0.9×1.2 mm), conexión sólida a la zona.
L6 a ≤ 5 mm de U6; C30/C31 ≤ 3 mm del pin 6; C32/C33/C34 ≤ 2 mm de los pines 1/24.
U4 (TMP102, 0x48) se mueve desde junto al MCU a ≤ 5 mm del EP de U6, entre U6 y L6 = sensor del cargador (tchg). C124 no es su desacoplo (es de U18): usar el 100 nF que ya tiene U4.
In1/In2 sólidos ≥ 5 mm alrededor de U6/L6 (mover VFB_BST, IGATE, CHRG_* de In1).

B. Bloque U7 (AP64350, módem)

Re-rutear: Cin C119/C120/C121 < 3 mm del pin 2 (VIN) con GND al EP; Cbst2 pegado a pines 1/8; C123/Rcomp2/Ccomp2 y Rfreq2 junto a pines 4/6 con retorno a GND corto; EP con vías; L7 ≤ 5 mm del pin 8 (SW); SW3_NODE ≤ 25 mm².
R60/R61 (FB) ≤ 3 mm del pin 5, lejos del pin 8.
C3 y C43 (220 µF polímero, mismo can 6.3×7.7) en su sitio; C122 (22 µF) junto a C43 en 3V3_MODEM.

C. Piezas nuevas

U18 + C124 entre J7/J8 y el módem (fuente de calor). SOT-563: revisar orientación en 3D.
D19 en la salida D+/D− de J9 (flow-through), ≤ 3 mm de cobre, vía a GND ≤ 1 mm.
R112 (4.7 k) junto a U11 pin 37. R107/R108 cerca de J7/J8; R111 cerca de J7.2; R105/R106 junto a U7 pin 3.
R113/R114/C125 (divisor NTC → PC5) junto a P4/R55, pista corta a U16 pin 25.
JP6 junto a P11 (silk «CUTOFF BYPASS — abierto»).
P5 fuera: liberar el área; no dejar pads huérfanos.

D. EMC (sección E de la ECO)

Divisor FB del ventilador (R20/R21) junto al pin 4 de U2; ESD DFU (D14/D15/D16) en línea con J11; cristales ≤ 5 mm de sus ICs; costura de vías bajo MOD1 y en cada isla de GND ≥ 20 mm²; ninguna celda de 20×20 mm sin vía de GND.
Cin de cada regulador (U2, U12, U7) con lazo < 3 mm.

E. Serigrafía

SW4G1 = RESET MÓDEM, SW1 = RESET MCU, SW2 = BOOT0 (DFU), JP2 = QUÍMICA 1-2 Li-ion / 2-3 LFP, JP5 = TERM RS-485, JP6 = CUTOFF BYPASS, nombre de función en cada conector (P15 RS-485 A/B/G, P16 RS-232 TX/RX/G, J10 ETH sin PoE). Textos ≥ 0.8 mm / 0.15 mm.

4. Salida

Rellenar zonas → DRC = 0 errores; anchos: ningún aviso en SW_BAT, BAT_PLUS, MAIN5V, SYS5V.
Exportar PDF de esquemático y capas a 03-Architecture-Hardware/ (hbox-watchdog-v5_V5.6_*.pdf).
BOM y CPL desde el esquemático (kicad-cli sch export bom con el campo LCSC, no desde la placa); comprobar: sin TBD, DNP marcados (Dbk2, R109), U10 = C57156, R53 = C177479, U15 = C15846 sobre huella angosta.
Pedido JLC: lote según Leo; ENIG; verificar stock el día del pedido (U10, R53, C25803 ya son los sustitutos con stock).
Commit en kicad → gitlink en el padre → avisar a Leo.

5. Después de la PCB (no bloquea el pedido)

Banco en una V5.5: Ethernet con el binario -eth (procedimiento).
Firmware 0.6.1: umbrales LFP (indicador, corte 3.40 V → LFP), tcell en PC5, tchg en U4, autoprueba U18 (0x49), lazo de puertos serie.
Paquete LFP-HT 26650 con NTC B3380 (caja y BOM mecánica).

Historial de revisiones

Versión	Fecha	Cambios
1.0	2026-09-29	Primera versión.

6.8 KiB Raw Blame History Unescape Escape