Helgen-Services/hbox-docs
2
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity
5f2f7a1f46
hbox-docs/docs/hardware/v6-plan-fines-de-semana.md

27 KiB
Raw Blame History

title: "v6 lista para producción — plan de fines de semana (24-oct → 22-nov-2026)" tags: [project-drogheda, hardware, hbox, einarboard, v6, plan, layout, firmware, pedido, piloto] project: Project Drogheda author: Helgen Technologies (plan: Claude; revisión: Leo) date: 2026-10-16 version: 1.2 status: ACTIVO — rev. 1.1 (19-oct): recorrido una semana; empieza el sábado 24-oct a las 8:00 · 21-oct: T25 y T28 ya aplicados (falta el push) audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM)

v6 lista para producción — plan de fines de semana

De dónde sale: la auditoría de producción de la v6 del 16-oct. Las razones de cada punto (el «por qué») están en el plan de corrección del 28-sep; aquí va el «qué, quién y cuándo».

!!! note "Rev. 1.1 (19-oct): el plan se recorre una semana" El fin de semana del 17–18 se fue en la pasada 3 de V5.6/V5.7; a la v6 solo entraron 15 vías de tierra (00a9af4), así que los 8 bloqueantes de la auditoría del 16-oct siguen igual (re-auditoría del 19-oct, §8). Mismo trabajo, una semana después: 24–25 oct y 31 oct–1 nov; pedido del piloto el lun 2-nov; G2 ≈ 22-nov. T25 y T28 se volvieron a probar sobre 00a9af4 y aplican igual. Lo único que no se recorre son las pre-órdenes en JLC: se piden ya.

!!! warning "21-oct: T25 y T28 ya están aplicados y Michelle adelantó el bloque A" El paso del §2 (sábado 24, 8:00) se hizo el 21-oct sobre 9255b84; falta el commit y push de Leo. Michelle ya movió la fuente U25 (bloque A), pero D34 quedó lejos del pin SW y MH8 cae encima de D34. Lo primero del sábado: estado de la v6 al 21-oct, §3.

Dos metas:

Meta Qué significa Fecha objetivo
G1 · Pedido del piloto layout cerrado, DRC limpio, re-auditoría sin bloqueantes, Gerber + BOM + CPL listos → se piden 20 tarjetas dom 1-nov (pedido el lun 2-nov)
G2 · Lista para producción las 20 del piloto pasan el banco con el firmware de la v6 → se liberan las 130 (y la cotización de 200 para República Dominicana) ≈ 22-nov

Mapa de la v6: dónde está el trabajo que falta

0. Reglas para trabajar en fin de semana

  1. Una persona por archivo. En fin de semana solo Michelle abre hbox-watchdog-v6.*. Entre semana Michelle cierra V5.6/V5.7 con la pasada 4 (hbox-watchdog-v5.* y hbox-watchdog-v57.*): son proyectos distintos y no chocan.
  2. Al empezar: git pull --ff-only en HBox_PCB. Si falla, no forzar nada: avisar a Leo.
  3. Al terminar cada bloque: rellenar zonas (B), correr el DRC, y hacer commit + push con la letra del bloque en el mensaje. Así Claude puede revisar el avance aunque el día no se termine.
  4. Scripts (T25, T28, T29): solo con KiCad cerrado y sin cambios sin subir. Los corre Leo; Michelle hace git pull después.
  5. Después de cada guardado desde la interfaz, revisar en Board Setup → Net Classes que sigan HV24, PWR_HI, PWR_MID, PWR_MODEM y RF (KiCad las ha borrado antes).
  6. Si algo no cabe o no está claro: captura de pantalla al grupo y seguir con el siguiente punto; no improvisar en potencia ni en RF.
  7. Medidas = coordenadas del PCB v6 en mm. Vías de 0.8/0.3 mm (las que ya usa la tarjeta), salvo que se diga otra cosa.

1. Calendario

Día Quién Qué Listo cuando
Sáb 24-oct, 8:00 Leo Correr T25 --set v6 + T28 y subir (§2). Ya se corrieron el 21-oct: falta el push push hecho; Michelle avisada
Sáb 24-oct Michelle Bloques A + B: el camino de la energía (U25, RS1, Q7, U6, L6) + liberar MH4 y MH6 (§3) criterios del §3.5
Dom 25-oct Michelle Bloque C: módem (RF LTE, U20, VBAT). Bloque D: GNSS. Bloque E: U12 (§4) criterios del §4.4
Dom 25-oct, noche Claude Re-auditoría del commit del domingo; lista corta para el lunes lista enviada
Lun 26 – vie 30 Leo / Adriana Decisiones D-v6-1…6 y cotización (§5). Las pre-órdenes en JLC no esperan: lun 19 o mar 20-oct pre-órdenes pagadas
Claude Script T29 (vías de tierra e In1) probado sobre el commit del domingo; strap de PA9 en el esquemático si Leo lo aprueba DRC de la copia limpio
Jesús Preparar el banco de la v6 (§8) lista de equipo completa
Sáb 31-oct, 8:00 Leo Correr T29a y subir push hecho
Sáb 31-oct Michelle Bloque F: pares diferenciales. Bloque G: puertos serie. Bloque H1: In1 y cristales (§6) criterios del §6.4
Dom 1-nov, 8:00 Leo Correr T29b (costura de tierra) y subir push hecho
Dom 1-nov Michelle Bloque H2: serigrafía, fiduciales, pads de depuración; DRC final (§7) puerta L-48
Dom 1-nov, tarde Claude Re-auditoría final + Gerber/BOM/CPL G1
Lun 2-nov Aldair + Leo Pedido del piloto (20) en JLC (§5.3) pedido pagado
Fin de semana 7–8 nov Leo + Claude Firmware v6: arranque, módem, NTRIP en banco (§9) FW-1, FW-2
Fin de semana 14–15 nov Leo + Claude Firmware v6: batería, puertos, F9P (§9) FW-3, FW-4
≈ 13–18 nov — Llegan las 20 tarjetas (estimado) recepción con lupa en U6
Fin de semana 21–22 nov Jesús + Leo Banco del piloto (§8) G2

2. Sábado 24, 8:00 — Leo: scripts T25 y T28 (15 min)

21-oct: ya se corrieron sobre 9255b84 (estado del 21-oct). El DRC da 22 errores, en MH4 y en MH8, y no solo los 14 de MH4: D34 quedó dentro de MH8. Solo falta el commit y push de abajo.

Con KiCad cerrado y todo subido. Los dos scripts se probaron juntos en copias del commit 2612891 (16-oct) y del 00a9af4 (el del sábado 17, probado el 19-oct): el DRC solo muestra los errores esperados en MH4.

!!! warning "Antes: árbol limpio y nadie más con la v6 abierta" git status en kicad/ no debe mostrar cambios. Desde el 19-oct git ya no mezcla archivos de KiCad (merge=binary, commit 4f4681f): si dos personas cambian el mismo PCB, hay que quedarse con uno de los dos y el otro se pierde. Los scripts de abajo solo tocan hbox-watchdog-v6.*; T30 y la pasada 4 de V5.6/V5.7 deben estar ya subidos.

cd ~/Documents/Claude/Projects/Drogheda/03-Architecture-Hardware/kicad
git pull --ff-only
python3 tools/t25_mounting_holes_v55.py hbox-watchdog-v6.kicad_pcb --set v6            # prueba
python3 tools/t25_mounting_holes_v55.py hbox-watchdog-v6.kicad_pcb --set v6 --apply
python3 tools/t28_v6_mecanicos.py hbox-watchdog-v6.kicad_pcb                            # prueba
python3 tools/t28_v6_mecanicos.py hbox-watchdog-v6.kicad_pcb --apply

Luego abrir KiCad, B (rellenar) y el DRC. Debe salir lo mismo de antes más 14 errores en MH4:

  • D23 y D24 dentro del barreno (2);
  • /NTC (In2), una pista GND y el pad 2 de D23 demasiado cerca (3);
  • 9 de máscara en el mismo barreno.

Cerrar sin guardar. Subir:

git add hbox-watchdog-v6.kicad_pcb hbox-watchdog-v6.kicad_pro tools/t28_v6_mecanicos.py
git commit -m "v6: T25 --set v6 (barrenos) + T28 (U25 LCSC, pasta U6 50 %, stackup 7628 ENIG, conexion solida, cajetin)" --trailer "Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>" --trailer "Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx"
git push
cd ../..
git add 03-Architecture-Hardware/kicad
git -c diff.ignoreSubmodules=none commit -m "kicad: v6 T25 + T28" --trailer "Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>" --trailer "Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx"
git push

Qué cambia T28: U25 sin el código del AP64350 · pasta del EP de U6 al 50 % · conexión sólida en 114 pads de tierra · stackup JLC04161H-7628 + ENIG + control de impedancia · cajetín v6 y textos de serigrafía · clase RF a 0.35 mm. Los respaldos quedan en .T25bak y .T28bak (no se suben).

3. Sábado 24 — bloques A y B: el camino de la energía

Michelle, ≈ 7 h. Es el bloque más importante: por aquí pasa toda la energía de la tarjeta (hasta 2.5 A en 5 V y 3 A de batería).

Bloques A y B: el camino de la energía hoy y la meta

3.1 Fuente U25 (bloque A)

  1. Nodo SW corto. Acomodar U25, D34 y L22 para que el pad 1 de L22 quede a ≤ 5 mm del pin 8 de U25 (hoy 13.2 mm) y el cátodo de D34 a 2–3 mm del pin 8 (hoy 3.8). Se vale mover U25 hacia D34/L22 o L22 hacia U25: lo que importa es que el cobre de /SW_PWRIN (pin 8 → D34.1 → L22.1) quede en ≤ 25 mm² (hoy 44) y que no pase nada por In1 debajo.
  2. Capacitores de entrada. C149 y C150 con su pad de /VIN_PROT a ≤ 2 mm del pin 2 (hoy 6.8 y 2.9). Su pad de tierra va sobre la misma isla de F.Cu que el EP de U25 y el ánodo de D34: una sola isla, sin cuellos de menos de 1 mm. C151 (100 µF) puede quedar a ≤ 10 mm.
  3. Vías.
    • En el EP de U25 (3.2 × 2.5 mm): 6 vías (2 × 3, paso 1.0 mm).
    • ≥ 4 vías GND a ≤ 2 mm del ánodo de D34.
    • ≥ 2 junto a cada pad de tierra de C149/C150.
    • Después de T28 esos pads ya quedan sólidos a la zona.
  4. FB. R121/R122 ya están junto al pin 5: no moverlos. La toma de 5 V para R121 sale de C153/C154 por una pista propia, lejos del nodo SW.
  5. Ignición. D35 (TVS) junto a P1.3 (175.06, 134.99), con su tierra a una vía. Rig1 a ≤ 3 mm de P1.3 (hoy 8.4), solo en F.Cu. El tramo largo después de Rig1 (/IGN_SENSE) puede seguir por In2.
  6. Cobre muerto. Borrar el tramo de 12.8 mm de /24V que va por In1 (rama de Q10, sin montar).

3.2 Camino L22 → RS1 → Q7 → U6 (bloque B)

  1. C153/C154/C78 pegados a L22.2. /VEH5V de L22.2 a RS1.1 en F.Cu de ≥ 2 mm (o polígono). Borrar el tramo de In1 (177.96, 104.09) → (177.96, 111.09) → (181.46, 114.59) y sus 2 vías.
  2. Q7 junto a RS1 y a U6: a ≤ 5 mm de los dos (hoy está en (164.31, 97.49), a 10.6 mm de RS1 y 18.8 mm de U6). /VIN_SW de RS1.2 a los pines 1–3 de Q7 en F.Cu de ≥ 2 mm. Borrar los 22 mm de In2 entre (180.0, 104.89) y (161.83, 96.29) y sus 2 vías.
  3. Conservar el sensado Kelvin de RS1. Hoy está bien y no debe perderse al rehacer el cobre:
    • VIN (U6.6) llega por C31/C30 al pad 1 de RS1.
    • CLN (U6.7) llega a la vía pegada al pad 2.
    • Al quitar esa vía: CLN sigue como pista propia de 0.25 mm hasta el pad 2, por el lado de adentro.
    • Ninguna de las dos se une a la pista de potencia lejos del pad. Si se une, aparece el defecto de la V5.5: la carga queda limitada a ≈ 1 A (figura de V5.6/V5.7).
  4. /MAIN5V de los pines 5–8 de Q7 a los pines VSYS de U6 (1 y 24): polígono de ≥ 2 mm.
    • Pasa sobre C32, C33, C161 y C162, que van a ≤ 2 mm de los pines 1/24 con su tierra sobre el cobre del EP (hoy a 5–8 mm).
    • C34 también a ≤ 2 mm.
  5. /IGATE (U6.15 → Q7.4) ≤ 8 mm en F.Cu (hoy 36 mm por In1).
  6. R53/R54 (divisor BSTFB) a ≤ 3 mm de U6.18; /VFB_BST en F.Cu (hoy 26 mm por In1); la rama de arriba toma el 5 V en los capacitores de VSYS.
  7. /MAIN5V hacia U20 (módem): ≥ 1.5 mm todo el camino (hoy cuellos de 0.5 mm × 15 mm y 7.8 mm por In2).

3.3 Batería (bloque B)

  1. /SW_BAT (U6.21/22 → L6.1): polígono F.Cu de ≥ 2 mm, compacto, sin el cuello de 0.3 mm. L6 a ≤ 5 mm de los pines 21/22 (hoy 6.2). Para acercarlo se pueden recorrer TP2, R141, U29 y C168; U29 sigue a ≤ 5 mm del EP.
  2. /BAT_PLUS (P3.1 → L6.2): ≥ 1.5 mm en F.Cu (hoy 0.5 mm × 15 mm). La pista del pin BAT (U6.23) sale de L6.2/C35 como toma aparte (Kelvin).
  3. EP de U6: 9 vías (3 × 3, paso 0.9 × 1.2 mm). T28 ya dejó la pasta al 50 % y las vías se pedirán rellenas y tapadas.
  4. In1 e In2 sin pistas a ≤ 5 mm de U6 y L6: sacar de ahí /VEH5V, /IGATE, /CHRG_FAULT, /CHRG_STAT, /VFB_BST, /MAIN5V, I²C, /F1_SEL y /CHRG_EN.

3.4 Barrenos MH4 y MH6 (≈ 1 h)

Barrenos: qué hay que mover en MH4 y MH6

  1. MH4 (185.2, 90.3):
    • Llevar D23, D24 y D25 (ESD de la SIM) junto a J14 y sus resistencias de 22 Ω (R131–R134): ahí deben ir de todos modos (B-09) y así salen del barreno.
    • Desviar /NTC (In2) a ≥ 2.5 mm del centro.
    • Sacar /SIM_CLK, /SIM_RST y la pista GND del círculo de 4 mm.
  2. MH6 (65.2, 135.3): pista /3V3 a ≥ 4 mm del centro (hoy 3.0). Si la rondana no cabe, correr H4 1 mm al este.
  3. No mover los barrenos: son los de la placa base de la V5.5.

3.5 Cierre del sábado

  • DRC: 0 errores (desaparecen los 14 de MH4) y 0 sin conectar.
  • Ningún aviso de ancho de pista en /VEH5V, /VIN_SW, /MAIN5V, /SW_BAT, /BAT_PLUS, /VIN_PROT.
  • Nada de potencia en In1/In2 entre L22, RS1, Q7, U6, L6 y P3.
  • Vías: EP de U6 = 9, EP de U25 = 6, D34 ≥ 4.
  • Commit + push:
git commit -am "v6 FS1 sab: bloques A+B (U25, RS1 Kelvin, Q7, U6, L6, batería) + MH4/MH6 libres"
git push

El domingo temprano, Claude revisa ese commit (series de cobre, Kelvin, distancias) y deja la lista en el grupo.

4. Domingo 25 — bloques C, D y E: módem, GNSS y Ethernet

Michelle, ≈ 6 h.

Bloque C: la línea de RF del módem hoy y la meta

4.1 RF del módem (bloque C)

  1. Borrar el tramo de /RF_LTE en In1 y sus dos vías: (174.25, 58.25) y (194.27, 53.72).
  2. Rutear todo en F.Cu: U19.60 → R118 (C146/C147 sin montar, en su lugar) → D28 → J13.
    • Línea coplanar de 0.35 mm con 0.20 mm de separación a la tierra de F.Cu. Es la clase RF que deja T28; el ancho final se confirma en la calculadora de JLC: JLC04161H-7628, coplanar con tierra, capa 1 referida a la 2.
    • Lo más corta posible, sin esquinas de 90°.
    • Nada de pistas arriba o abajo de ella.
  3. El VBAT_MODEM cruza por B.Cu, no la RF. Donde se crucen, el VBAT baja a un polígono de B.Cu de ≥ 3 mm con ≥ 6 vías en cada lado. C132–C136 se pueden recorrer, pero siguen a ≤ 3 mm de los pines 55–57.
  4. In1 sólido bajo toda la línea, con 3 mm libres a cada lado: ninguna pista de In1 en esa franja.
  5. Cerca de vías GND a los dos lados, cada ≤ 3 mm, a ≤ 1 mm de la orilla de la separación. 2 vías GND por pad de tierra de J13 (a ≤ 1 mm) y una en D28.2.
  6. Si no cabe: con la decisión D-v6-3 (quitar la huella de K1) se libera el espacio al norte de U19 y J13 se puede acercar. Preguntar a Leo antes de mover J13.

4.2 Fuente del módem U20 y VBAT (bloque C)

  1. EP de U20: 6 vías. Borrar el cuello GND de 0.25 mm entre U20.1 y U20.2 (pistas entre (142.5, 60.9) y (151.0, 62.1)); la tierra de C127/C128 llega al EP por cobre sólido.
  2. C163/C164 a ≤ 3 mm de U20.2 (hoy 4.6–4.8) y C165 (220 µF) junto a U20.2 (hoy 5.8).
  3. R110/R111 a ≤ 2 mm de U20.5 (hoy 3.2), con el nodo FB corto (hoy 13.9 mm de /FB_MODEM). El sensado de 3.8 V sale de C131 por una pista propia.
  4. /VBAT_MODEM:
    • Recorrido: polígono F.Cu de ≥ 3 mm de L20.2 → C130 → C131 → C132–C136 → pines 55/56/57, llegando a los tres pines sin cuellos.
    • Hoy hay tramos de 0.5 mm y 6 mm por In1.
    • C131 a ≤ 5 mm de los pines (hoy 6.6) y C167 a ≤ 3 mm de L20.2 (hoy 4.3).
  5. TP12 a 2.54 mm de TP8 (para puentearlos con pinzas), más un pad GND a ≤ 10 mm de TP8. Serigrafía «BOOT: TP8–1V8 (alt: TP8–GND)».

4.3 GNSS (bloque D) y Ethernet U12 (bloque E)

  1. C176 a ≤ 2 mm del pin 1 de U28, en la misma capa (hoy está en (78.2, 100.1), a 26 mm). Su tierra con vía a ≤ 1 mm.
  2. /ANT_BIAS a ≥ 1 mm de la línea RF (hoy 0.49), con una franja de tierra cosida entre las dos.
  3. RF del GNSS: misma regla de 0.35/0.20, cerca de vías y 2 vías GND por pad de tierra de J12.
  4. /SW_IN y /SW_5V fuera de In1. Hoy /SW_IN va 130 mm por In1 desde F1 (171.4, 44.3) hasta Q1, y /SW_5V 9.7 mm. Opción recomendada: llevar F1 junto a Q1 (isla GNSS) y traer /SYS5V por B.Cu (o In2) con ≥ 0.6 mm. Así /SW_IN queda corto.
  5. TP11 (RESET_N del F9P) junto a U18.49, con un pad GND cerca (hoy a 36 mm). Menor.
  6. U12 (3V3 de Ethernet):
    • D11 a ≤ 2 mm del pin 1, con su ánodo en la tierra de C101 (hoy 11.6).
    • L8 a ≤ 5 mm (hoy 15.3).
    • /ETH_FB ≤ 5 mm en F.Cu (hoy 28 mm por In1).
    • 6 vías en el EP.
    • Uniones de tierra de 0.2 mm → polígono.

4.4 Cierre del domingo

  • DRC: 0 errores, 0 sin conectar; sin avisos de ancho en /VBAT_MODEM.
  • /RF_LTE y /RF_ANT_LTE solo en F.Cu, 0 vías; In1 sólido debajo.
  • Vías: EP de U20 = 6, EP de U12 = 6, J13 y J12 con 2 por pad.
  • Commit + push:
git commit -am "v6 FS1 dom: bloques C (RF LTE F.Cu, U20, VBAT) + D (GNSS) + E (U12)"
git push

Domingo en la noche, Claude: re-auditoría del commit del domingo. Los pendientes del fin de semana pasan al sábado 31.

5. Entre semana (26–30 oct)

5.1 Leo (lunes 26): decisiones

Las seis de la auditoría, §7. Las que cambian trabajo del fin de semana:

  • D-v6-1: strap en PA9; si es sí, Claude lo pone en el esquemático el martes 27 y Michelle hace Actualizar PCB el sábado 31.
  • D-v6-3: quitar la huella de K1.
  • D-v6-4: serigrafía.

5.2 Adriana / Leo: pre-órdenes (ya) y cotización

  • Pre-órdenes en JLC: THVD1410DR (C2671345), TPS7A2033PDBVR (C2862740) y J14 (C2977286). Tardan días en llegar al almacén de JLC: si no se piden ya (lun 19 o mar 20-oct), el pedido del 2-nov se atrasa.
  • Cotizar 20 tarjetas con las opciones del pedido:
    • 4 capas, 1.6 mm;
    • JLC04161H-7628 con control de impedancia y ENIG;
    • cobre interno de 1 oz (confirmar el nombre del stackup);
    • vías Epoxy Filled & Capped;
    • ensamble estándar con rayos X.
  • Comprar aparte:
    • conectores hembra 15EDGK-3.5-03P (2 por tarjeta);
    • pigtails U.FL → SMA hembra de mampara (2 por unidad + repuestos);
    • para el banco de firmware, una tarjeta de evaluación A7670SA (si no hay una en la oficina).

5.3 Aldair: preparar el pedido

Revisar existencias de U18 (C5120257), U19 (C18548276), U10 (C57156) y R53 (C177479). Tener lista la cuenta con las pre-órdenes. El lunes 2-nov sube los archivos que le pase Claude y revisa:

  • U25 = C524806 en el BOM;
  • TP y JP no aparecen;
  • rotaciones correctas en la vista previa de JLC (sobre todo U6, U18, U19, U14, U15);
  • rayos X en U6, U18 y U19.

5.4 Claude

  • Re-auditoría del commit del domingo (lunes 26 temprano).
  • T29a, probado con DRC sobre ese commit:
    • arreglos de vías GND bajo U19 (≥ 30, en los huecos de 1.7 mm entre pads de 2.1 mm) y bajo U18 (≥ 24, en los centros entre pads);
    • vías en los pads de tierra de J12/J13/D28 si faltan;
    • pasar a B.Cu las pistas de In1 que se puedan mover sin choque.
  • T29b: costura general de tierra (meta ≥ 400 vías, ningún punto a > 5 mm de una vía). Se corre el domingo 1-nov, cuando el ruteo ya no cambia.
  • Cambios de esquemático (ERC 0), para que Michelle haga Actualizar PCB el sábado 31:
    • quitar P7/P8 y sus 6 piezas (ya decidido el 9-oct);
    • el strap de PA9, si D-v6-1 es sí.

5.5 Jesús

Preparar el banco de la v6 con la lista del §8. Pedir a tiempo lo que falte: carga electrónica, cámara térmica, pinza de corriente DC y atenuador/cable para la prueba de desensibilización G3.

6. Sábado 31 — bloques F, G y H1: pares, puertos, In1 y cristales

Leo, 8:00: correr T29a (KiCad cerrado), revisar el DRC y subir. Michelle, ≈ 7 h, después del git pull. Lo primero: Actualizar PCB desde esquemático, con «Eliminar huellas sin símbolo» marcado. Solo deben borrarse P7, P8, R42, C24, D37, R126, C157 y D38, y agregarse el strap de PA9 si se aprobó. Si propone otra cosa (por ejemplo, borrar los MH), cancelar y avisar a Leo.

Tierras: el plano In1 y las vías GND

6.1 Pares diferenciales (bloque F)

  1. Ethernet (U11 ↔ J10). Hoy TXP va por In1 y TXN por F.Cu (par partido); RXP y RXN van por In1 a 0.5 mm. Cada par debe ir junto y en F.Cu, con impedancia diferencial de 100 Ω: ≈ 0.20/0.15 mm en 7628, a confirmar en la calculadora de JLC. Usar ≤ 1 par de vías y no cruzar huecos del plano.
  2. USB del módem (J9 → U30 → U19.27/28). Hoy lleva 8–11 mm por In1 y 1–2 vías. Debe ir solo en F.Cu (90 Ω), pasando por los pads de U30 sin ramales, con ≤ 1 par de vías.

6.2 Puertos serie (bloque G)

  1. D39 (SM712) a ≤ 5 mm de P11 (hoy 24 mm). A y B pasan por D39 antes de seguir a U14 (P11 → D39 → U14). D39.3 lleva 2 vías GND.
  2. R145/R146 (sin montar) junto a P11. A/B ruteados como par, a ≥ 0.5 mm de otras redes.
  3. Menores: R147 a ≤ 3 mm de U15.12 (hoy 5.7); C175 a ≤ 2 mm de U32.5 (hoy 3.0); C81 a ≤ 2 mm de U10.8 (hoy 2.6).

6.3 In1 y cristales (bloque H1)

  1. Lo que T29a no pudo mover, en este orden: /SW_IN (si no se resolvió el domingo), /MAIN5V, /VEH5V, /KCOIL (cobre de K1 sin montar), /USART6_TX/RX, /DOUT_4G, /CHRG_*, /SER_RXB, /I2C_SDA/SCL, /BOOT0, /MODEM_STATUS, /3V3_GNSS, /ETH_*. Destino: B.Cu, o In2 si no cabe.
  2. Meta: In1 con ≤ 3 islas y nada bajo:
    • la línea RF del LTE y J13;
    • U19, U18 y J12;
    • los cristales;
    • los pares USB y Ethernet;
    • los nodos SW de U25, U20 y U12.
  3. Cristales:
    • Y3 (25 MHz del MCU) a ≤ 5 mm de PH0/PH1 (meta 3; hoy 7.0).
    • Y1 a ≤ 3 mm de U11.30/31 (hoy 5.8).
    • Nada de capa interna ni de B.Cu bajo Y1–Y4 (hoy hay pistas bajo los cuatro).

6.4 Cierre del sábado 31

  • DRC: 0 errores, 0 sin conectar.
  • In1: ≤ 3 islas; nada bajo RF, módulos, cristales y pares.
  • Pares Ethernet y USB del módem solo en F.Cu.
  • Commit + push:
git commit -am "v6 FS2 sab: bloques F (pares) + G (puertos) + H1 (In1, cristales)"
git push

7. Domingo 1-nov — bloque H2 y puerta de salida

Leo, 8:00: correr T29b (costura de tierra), revisar el DRC y subir. Michelle, ≈ 5 h, después del git pull.

  1. Serigrafía según D-v6-4:
    • Opción recomendada: referencias de pasivos ocultas (quedan en F.Fab) y 0.8 × 0.15 mm en conectores, TP, puentes, CI, LEDs y botones.
    • Regla de texto del .kicad_dru: subir a 0.8/0.15 (L-3).
    • Nombres en cada conector (L-59): «VIN 9-36V · GND · IGN · GND · NC», «RS-485 A+ B− GND», «RS-232 TX RX GND», «BATT», «FAN», «CUTOFF», «5 V ONLY, BENCH», «MODEM USB», «DFU», «UART-B TTL 3V3».
    • Revisar en 3D las marcas de polaridad de D27, D28 y Q10.
  2. Tres fiduciales (cobre de 1.0 mm, abertura de máscara de 2.0 mm) en tres esquinas libres.
  3. Fila de pads de depuración TP3 (SWDIO), TP4 (SWCLK), TP5 (NRST), TP6 (GND), TP7 (3V3) y TP9 (TX de PA9), en línea recta a 2.54 mm, con serigrafía (L-56).
  4. Puerta L-48:
    • 0 errores, 0 sin conectar; avisos de ancho solo en redes aceptadas.
    • Vías GND ≥ 400; ninguna celda de 20 mm sin vía; todo pad de tierra de U19/U18/U20/U25/J12/J13 con vía a ≤ 2 mm.
    • EP con vías: U6 = 9, U25 = 6, U20 = 6, U12 = 6. /SW_BAT ≥ 2 mm.
    • Líneas RF a 0.35/0.20 (o lo que diga JLC), con cerca ≤ 3 mm.
    • Ninguna red HV24 en capa interna a < 0.5 mm de cobre de bajo voltaje.
  5. Commit + push y avisar a Claude.

Domingo en la tarde, Claude: re-auditoría final con el mismo método, más DRC con paridad y revisión de BOM/CPL. Con Fabrication Toolkit genera Gerber, BOM y CPL y deja el paquete para Aldair en 03-Architecture-Hardware/. Si la re-auditoría no da bloqueantes: G1.

8. Banco del piloto (Jesús, fin de semana 21–22 nov; antes si llegan antes)

Al recibir: U6 con lupa en cada tarjeta, antes de energizar (puentes entre pines, bolitas de soldadura en el borde del EP).

Pruebas (las 17 del §10 del plan de corrección, más estas):

# Prueba Pasa si
1 /VEH5V con 24 V y con 12 V de entrada 5.18–5.46 V
2 Límite de entrada con TP1 (CLPROG): relación (V_TP1/32)/V_RS1 ≈ 1.0 (Kelvin bien)
3 Carga: pinza DC en el cable del paquete 1.32–1.48 A
4 Cámara térmica U6/L6: 1 h a 1.4 A de carga y 1 h a 2.3 A de respaldo sin ciclado térmico
5 Cámara térmica U25/D34 a plena carga registrar
6 Ciclo de 10 s en batería × 20 (paquete al 20–30 %, y otra vez a ≥ 45 °C) NMEA < 30 s, RTCM < 90 s, el servidor ve la unidad, el MCU no se reinicia
7 G3: C/N0 del F9P con el módem en reposo y transmitiendo registrar la caída; meta ≤ 3 dB
8 Ethernet (los 2 LEDs), RS-485 (bus libre en reset y DFU; lazo a 9 600 y 115 200), RS-232, USB del módem y DFU todos funcionan

9. Firmware de la v6 (Leo + Claude, fines de semana 7 y 14 de nov, y entre semana)

Sin firmware la v6 no reemplaza al ArduSimple ni al 4G NTRIP Master. Hasta que lleguen las tarjetas, el banco de firmware es:

  • una Blackpill STM32F411 (el mismo MCU);
  • una tarjeta de evaluación A7670SA;
  • un simpleRTK2B (ZED-F9P), con los pines de board_v6.h.
Hito Qué Listo cuando
FW-1 (sáb 7) board_v6.h desde el mapa de pines; arranque seguro (PC10, PC8, PC11, PA1, PB5, PA15, PA6, PB0 y PD2 en bajo antes que nada); identificación de tarjeta (D-v6-1); consola arranca sin manejar pines exclusivos de otra tarjeta
FW-2 (dom 8) A7670SA: MODEM_PWR_EN → ≥ 100 ms → PWRKEY → STATUS → AT a 115 200; registro LTE; solo LTE en batería (AT+CNMP=38); RSSI en $PHLG el módem registra solo y se recupera de un corte
FW-3 (semana + sáb 14) Cliente NTRIP por AT (TCP al caster, GGA de subida, RTCM al F9P por USART2); NMEA al servidor por UDP; reconexión de LTE y de NTRIP; parámetros desde la plantilla (el archivo real nunca va al repositorio ni al sitio) RTK fijo en banco con el caster de Helgen y el servidor recibe a 1 Hz
FW-4 (dom 15) Configuración del F9P al arrancar; ciclo de 10 s en batería; ETH_PWR_EN y Ethernet de campo; SC16IS752 (RS-485 con EFCR = 0x10, RS-232); SC7A20 (WHO_AM_I = 0x11); TMP102 0x48/0x49; NTC de la celda; ignición por ADC; $PHLG pasa en banco las pruebas 6 y 8 del §8
FW-5 (21–22 nov) En las tarjetas del piloto: todo lo anterior + correcciones G2

Lo que no se termine en esas fechas mueve G2, no el pedido del piloto.

10. Qué queda fuera de este plan

  • V5.6 y V5.7: siguen su propio plan entre semana (la pasada 4, los 5 prototipos de cada una y el firmware 0.7.0).
  • Homologación IFT de la v6: trámite en paralelo (Leo / Adriana). Puede retrasar la salida a campo aunque el piloto pase el banco.
  • Pedido de las 130 (y las 200 para República Dominicana): después de G2, con el BOM y las existencias de ese día.