Leopoldo Rodríguez 78b8fb9cff T45: hora corregida en las instrucciones y la portada (14:30, no 15:45)

Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>
Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx

2026-10-27 14:27:47 -06:00

17 KiB

Raw Blame History

title

Instrucciones para Michelle — v6 · semana del 27-oct

Michelle: esta semana trabajas solo la v6 (hbox-watchdog-v6.kicad_pcb). La V5.6 y la V5.7 ya quedaron listas para el pedido del piloto: no las abras.

Lo que cambió desde tu commit del lunes (9a6f250):

Claude revisó tu trabajo del fin de semana (revisión del 26-oct). El DRC dio 0 errores y en el bloque B hay buen avance. Hay una regresión (la toma VIN de R80) y faltan la mitad del bloque B, R112 y los bloques C, D y E. Cada pendiente ya está en el tablero con su fecha.
T48 (Leo, 27-oct): una sola SIM. La v6 se queda con la nano-SIM J11. Sale la eSIM: U13, R41, R63, R65 y R69, que de todos modos no se montaban.
T49: salen las sondas NTC externas J2 y J4 (decisión del 9-oct), con R14, C9, D4, R15, C28 y D6.
T41 (Leo, 27-oct: D-22-4 = b): las TVS de la SIM pasan al lado de J11. D18, D20 y D19 dejan /SIM_* y quedan en /SIMB_DATA, /SIMB_CLK y /SIMB_RST.
T48, T49 y T41 solo cambiaron el esquemático. El PCB lo actualizas tú mañana temprano (§1).

!!! success "Leo decidió (27-oct, 13:06): G1 sigue el lunes 2-nov, con T45 por script" - D-26-1 = (a). En cuanto subas el §1, Claude corre T45 sobre tu commit (≈ 1 h con el DRC): pasa R80 abajo de Q7 para que /VEH5V llegue por F.Cu, rehace las tomas Kelvin de R80, pone las 6 vías de los EP de U4 y U7 y hace la limpieza del 26-oct (§2). Mientras corre T45 no abras la v6. Leo te avisa con el hash para que hagas git pull. - La RF LTE pasa a T45b (Claude, jueves 30 temprano, sobre tu commit del bloque B). Para llevarla por F.Cu hay que pasar /VBAT_MODEM a B.Cu donde se cruzan y recorrer C14 o C15 (§3). - D-22-4 = (b). D18–D20 van junto a J11 (§1.4). - Así, de tus pendientes salen el regreso de /VEH5V, la limpieza y las vías de los EP (T45), y la RF LTE con el tramo de /VBAT_MODEM de C13 a los pines 55–57 (T45b). En los bloques C y E te queda la colocación.

Reglas de siempre:

Una persona por tarjeta. Si Claude va a correr un script en la v6: cierras KiCad, haces commit y push, y esperas el aviso para hacer git pull.
La corriente va solo por F.Cu y B.Cu (In1 e In2 son de 0.5 oz). Cada cambio de capa de una red de potencia lleva 2–3 vías, nunca una sola.
No acomodes designadores a mano: al final corren T43 y T44.
Al terminar cada bloque, commit con la letra del bloque en el mensaje, y push el mismo día.
No uses «Limpiar pistas y vías» en toda la tarjeta. Borra a mano lo de las tablas del §1 (en el §1.3 está por qué).
Las coordenadas (x, y) en mm son para ubicarte rápido; lo que manda es el designador y el pin.

0. Antes de empezar (5 min)

cd <tu copia de HBox_PCB>
git status            # sin cambios sin subir; si hay, commit + push primero
git pull --ff-only    # trae T48, T49 y T41 (15b956e)

Abre la v6 en KiCad 10.

1. Martes 28, temprano: Actualizar PCB con T48 + T49 + T41 (≈ 1 h) · pendiente `t-v6-una-sim`

1.1 Antes de Actualizar PCB: borra el cobre de las 6 redes que desaparecen

Mientras las redes todavía existen en el PCB, se pueden seleccionar completas. Haz clic en una pista de la red, oprime U dos veces (o clic derecho → Seleccionar → todas las pistas de la red) y luego Supr. Antes de borrar, revisa que no se haya seleccionado nada de otra red.

Red	Tramos	Vías	Une
`/SIMA_VDD`	3	—	R63.2 ↔ U13.1
`/SIMA_RST`	8 (F.Cu e In1)	2: (196.25, 70.5) y (196.25, 74.5)	R41.2 → U13.2, por In1 junto a J11
`/SIMA_CLK`	2	—	R65.2 ↔ U13.3
`/SIMA_DATA`	3	—	R69.2 ↔ U13.7
`/NTC_TEMP`	13 (F.Cu e In1)	1: (113.66, 56.34)	J2.1, D4, R14, C9 → U3.27 (PB1)
`/NTC2`	18 (F.Cu e In1)	1: (120.91, 58.36)	J4.1, D6, R15, C28 → U3.24 (PC4)

1.2 Actualizar PCB

Herramientas → Actualizar PCB desde el esquemático (F8), con «Eliminar huellas sin símbolo» marcado. La lista de cambios debe traer solo esto:

salen 13 huellas: U13, R41, R63, R65, R69, J2, J4, R14, C9, D4, R15, C28 y D6;
D18.1, D19.1 y D20.1 cambian de red: de /SIM_DATA, /SIM_RST y /SIM_CLK a /SIMB_DATA, /SIMB_RST y /SIMB_CLK (T41);
U3.24 (PC4) y U3.27 (PB1) se quedan sin red. Es correcto: el esquemático ya les pone la marca de «sin conexión».

Si aparece cualquier otra cosa (otra pieza, un valor o una huella cambiada), cancela y avísale a Leo. MH1–MH5 no salen, porque son piezas solo de la tarjeta.

Justo después, el DRC va a marcar cortos en D18, D19 y D20: sus pads ya son /SIMB_* y las pistas que les llegan siguen en /SIM_*. Es esperado; se resuelve en el §1.4.

1.3 Después: los ramales que quedan colgando

Red	Qué se borra	Dónde
`/SIM_DATA`	todo el ramal que iba a R69: 9 tramos, ≈ 12.7 mm	Desde la T de (187.77, 84.13), pasando por (189.34, 85.70), (190.88, 85.70), (191.31, 86.13), (191.31, 88.50), (191.80, 89.00) y (195.79, 89.00), hasta donde estaba R69.1 (196.68, 88.12). El ramal que va a R64.1 se queda
`/SIM_RST`	1 tramo de 1.2 mm	De (196.25, 62.75) a donde estaba R41.1 (197.43, 62.75)
`/3V3`	3 tramos a R14.1 y 1 a R15.1	(114.25, 52.75) → (113.75, 53.25) → (113.75, 54.63) → (114.63, 55.50), y (119.44, 53.31) → (120.05, 53.93)
GND	opcional: 4 tramos cortos junto a C9.2 y C28.2	Caen en el relleno de GND. Bórralos si el DRC los marca
`/SIM_CLK` y `/SIM_VDD`	nada (fuera de lo del §1.4)	`/SIM_CLK` sigue llegando a R68 por la T de (190.50, 86.70). `/SIM_VDD` sigue llegando a R39 por el punto donde estaba R63.1

Por qué a mano. En /SIM_DATA, KiCad solo ve sueltos los 3 primeros tramos del ramal (los va marcando uno por uno). El cuarto mide 0.008 mm y KiCad lo da por conectado con el siguiente. Así, «Limpiar pistas y vías» dejaría ≈ 7 mm de antena colgando de la línea de datos de la SIM, y el DRC ya no la marcaría.

1.4 T41: D18–D20 junto a J11

Hoy D18–D20 están junto al módem, en (179.4, 86.3–90.3). Muévelas al lado de J11, en horizontal (como están), con el pin 1 sobre su pista /SIMB_* y el pin 2 a la pestaña SH (GND) de J11 o a la vía de GND más cercana. Los lugares sugeridos (en azul claro en la primera figura) ya se revisaron contra los pads, pistas y vías de alrededor:

Pieza	Red del pin 1	Centro sugerido	Pin 1 (sobre la pista)	Pin 2 (GND)
D19 (RST)	`/SIMB_RST`	(193.69, 65.3), pin 1 al este	(194.74, 65.3), en la pista vertical de R40 a J11.C2	(192.64, 65.3), a 0.6 mm de la vía de GND de (192.4, 66.3)
D18 (DATA)	`/SIMB_DATA`	(191.50, 80.2), pin 1 al oeste	(190.45, 80.2), en la pista vertical de R64 a J11	(192.55, 80.2), junto a la pestaña SH de (192.54, 79.38)
D20 (CLK)	`/SIMB_CLK`	(195.30, 80.4), pin 1 al oeste	(194.25, 80.4), en la pista vertical de R68 a J11	(196.35, 80.4), a 1.2 mm de la pestaña SH de (196.96, 79.38)

Al moverlas queda cobre viejo junto al módem:

/SIM_DATA: borra el ramal que iba a D18.1. Son 3 tramos, ≈ 6.8 mm, de U6.31 (179.25, 84.0) por (179.20, 84.05) y (179.20, 89.05) a (180.45, 90.30). El otro ramal que sale de U6.31, el que va a R64, se queda.
/SIM_CLK: recorta, no borres, el tramo diagonal de (179.80, 87.65) a (180.45, 88.30). Debe terminar en la vía de (179.91, 87.76): por esa vía sigue la línea al zócalo. Si lo borras completo, /SIM_CLK queda abierta.
/SIM_RST: nada. La ruta pasaba por el pad de D19 y sigue unida en (180.45, 86.30).
Las tierras de los pads 2 viejos (x = 178.35): opcional, si el DRC las marca.

1.5 Cierre del §1

B (rellenar zonas) → DRC con «Rellenar zonas» y «Comprobar paridad»: 0 errores, 0 sin conectar. No debe quedar ningún aviso de «pista con un extremo sin conectar» en /SIM_*, /SIMB_*, /3V3 ni GND de estas zonas.
Commit y push:

git commit -am "v6 T48+T49+T41: Actualizar PCB (sin eSIM ni sondas NTC; TVS de la SIM junto a J11) y cobre suelto"
git push

Avísale a Leo con el hash: Claude corre T45 sobre ese commit (≈ 1 h) y te avisa para que hagas git pull. Mientras tanto no abras la v6.

Lo que queda libre: junto a J11, el resto del espacio de U13 (≈ 7 × 11 mm de F.Cu, en verde en la figura). Donde estaban J2 y J4 (orilla norte, x ≈ 105–137) quedan libres los lugares de J2, J4, D4, D6, R14, C9, R15 y C28. Úsalos si te ayudan en los bloques D o H1, por ejemplo para sacar /SW_IN de In1.

2. Después de T45 (martes 28 y miércoles 29): bloque B y R112

Qué hace T45 (tools/t45_v6.py, probado el 27-oct en una copia de tu 9a6f250: DRC con 0 errores y 0 sin conectar, y la prueba de Kelvin del script pasa). Arregla la regresión de la revisión del 26-oct, §3:

R80 se mueve de (178.96, 103.89) a (174.6, 108.87), vertical, justo abajo de Q7: el pad 2 pegado a los pines S (1–3) y el pad 1 junto a C100. Donde estaba, R80.1 quedaba encerrado por el anillo de /MAIN5V (Q7 → C77…C81 → U17.1/24): ninguna pista de F.Cu podía llegarle desde L5 sin cruzar /MAIN5V. Por eso tu ruta tenía que ir por In2.
/VEH5V: de C100.1 a R80.1 con 1.5 mm (el cuello entre C99.2 y R86.2 no da para más), entrando por el lado de afuera del pad. De C100 a C101 se ensancha a 2.0 mm. De L5.2 a R80.1 quedan ≈ 7 mΩ, contra 31 antes. Se borran la vía de (180.1, 103.2) y los 8 mm de In2.
/VIN_SW: de R80.2 a los pines S de Q7 con 2.0 mm (1.7 mm de largo). Se borra la vuelta vieja de 1.0 mm.
Tomas Kelvin: VIN y CLN salen de R80.1 y R80.2 por el lado de adentro (entre los dos pads, bajo el cuerpo), bajan por una vía a B.Cu con 0.25 mm y suben junto a C86 (VIN → C86/C87 → U17.6) y en (179.2, 105.5) (CLN → tu pista de 0.5 mm → U17.7). El script comprueba que ninguna de las dos toque cobre de potencia fuera de su pad.
/MAIN5V de JP5.1 y R85.1: la pista de y = 107.5 pasaba por el lugar nuevo de R80 y se borró. Ahora toman el 5 V de Q7.5 con 0.35 mm entre los pines 3 y 4 de Q7 (corriente de µA). Para dejarla pasar, la barra de los pines S de Q7 se acortó 0.23 mm. La vía de GND de (175.0, 108.7) se borró porque quedaba bajo R80.
EP de U4 y de U7: 6 vías de GND en cada uno, y fuera el cuello de GND de 0.25 mm de U4 (figura de abajo).
Limpieza del 26-oct: las 3 vías y las 3 pistas sueltas.

Avisos del DRC que T45 deja a propósito:

11 de ancho de pista: las tomas Kelvin, de 0.25–0.3 mm, son de /VEH5V y /VIN_SW, que son redes de 1 mm, y la pista de 0.35 mm de /MAIN5V a JP5.1. No las ensanches.
8 de serigrafía: las referencias de JP5, R85, R86, R80 y C99 quedaron encima de R80 o entre sí. Las acomoda T44 al cierre.

Qué cambia en tu bloque B:

No muevas R80, Q7, C86, C87, C100 ni C101, ni las vías y pistas de las tomas (las de B.Cu, entre x = 174.6 y 179.8 y entre y = 103.9 y 109.25). Si algo te estorba, avísale a Claude.
El lugar viejo de R80, entre Q7, C77 y C86, quedó libre: úsalo para el polígono de /MAIN5V y para acercar C77–C81 a U17.1/24.
Cuando muevas R85/R86 a U17.18 (B6), la rama de arriba de R85 toma el 5 V de los capacitores de VSYS, como dice el plan; JP5.1 se queda con su pista de 0.35 mm. Con R86 fuera de ahí, el cuello de /VEH5V de 1.5 mm junto a C99.2 se puede ensanchar a 2 mm (opcional).
B2 ya queda: Q7 pegado a R80 y /VIN_SW de 2.0 mm.

Pendiente	Qué	Listo cuando	Vence
`t-v6-b-main5v-vsys`	`/MAIN5V` de Q7.5–8 a U17.1/24 como polígono de ≥ 2 mm en F.Cu, fuera de In1 e In2. C77–C81 a ≤ 2 mm de U17.1/24, con su tierra sobre el cobre del EP	Sin `/MAIN5V` en capas internas cerca de U17 y sin avisos de ancho en `/MAIN5V`	29-oct
`t-v6-b-bstfb-igate`	R85/R86 a ≤ 3 mm de U17.18. `/VFB_BST` e `/IGATE` solo en F.Cu	`/IGATE` ≤ 8 mm	29-oct
`t-v6-b-bateria`	L4 a ≤ 5 mm de U17.21/22. `/SW_BAT` como polígono de ≥ 2 mm. `/BAT_PLUS` de ≥ 1.5 mm, con la toma BAT (U17.23) aparte. In1 e In2 libres a 5 mm de U17 y de L4	Sin avisos de ancho en `/SW_BAT` ni en `/BAT_PLUS`	29-oct
`t-v6-a-r112`	R112 a ≤ 3 mm de J19.3 (hoy 4.7), solo en F.Cu. El tramo largo después de R112 (`/IGN_SENSE`) puede seguir por In2	—	29-oct

Commits: v6 bloque B: … y v6 bloque A: R112. Súbelos el miércoles 29 en la tarde: sobre ese commit Claude corre T45b el jueves temprano (§3).

3. Jueves 30 y viernes 31: bloques C, D y E

Están en el plan de fines de semana, §4.

Jueves 30, temprano: Claude corre T45b sobre tu commit del miércoles. Lleva la RF LTE por F.Cu (U6.60 → C19/R9 → C5 → D8 → J8) con su cerca de vías y hace el tramo de /VBAT_MODEM de C13 a los pines 55–57 con el cruce por B.Cu que pide el plan (§4.1, punto 3); si hace falta, recorre C14 o C15. Mientras corre, no abras la v6; luego git pull. Las vías de los EP ya las puso T45.

Pendiente	Qué te toca	Vence
`t-v6-c-modem`	C44/C34 a ≤ 3 mm y C52 junto a U4.2. R28/R27 a ≤ 2 mm de U4.5, con el nodo FB corto. `/VBAT_MODEM` como polígono de ≥ 3 mm de L1.2 a C13; de C13 a los pines 55/56/57, con C14–C18, lo deja T45b. C4 a ≤ 3 mm de L1.2. TP5 a 2.54 mm de TP6. No toques la RF LTE, su cerca de vías ni C14–C18 (T45b)	31-oct
`t-v6-d-gnss`	C70 a ≤ 2 mm de U25.1. `/ANT_BIAS` a ≥ 1 mm de la RF. `/SW_IN` y `/SW_5V` fuera de In1 (la opción del plan: F1 junto a Q11). TP9 junto a U18.49	31-oct
`t-v6-e-eth`	U7: D12 a ≤ 2 mm del pin 1, L2 a ≤ 5 mm y `/ETH_FB` de ≤ 5 mm en F.Cu. Las 6 vías del EP ya las puso T45	31-oct

Cierre (plan §4.4): DRC con 0 errores y 0 sin conectar; /RF_LTE y /RF_ANT_LTE solo en F.Cu, sin vías y con In1 sólido debajo; EP de U4 y de U7 con 6 vías cada uno; J8 y J13 con 2 vías por pad de tierra. Commit: v6 bloques C + D + E.

4. Fin de semana 31-oct y 1-nov

Del plan, §6 y §7:

Sábado, 8:00. Claude corre T29a: vías de tierra bajo U6 y U18, vías en los pads de tierra de J13, J8 y D8, y las pistas de In1 que se puedan pasar a B.Cu. Leo te avisa; tú haces git pull.
Sábado (t-v6-fgh1). Bloque F, pares diferenciales: Ethernet y USB del módem, juntos y solo en F.Cu. Bloque G, puertos serie: D23 a ≤ 5 mm de J15. Bloque H1: In1 con ≤ 3 islas y nada bajo RF, módulos, cristales ni pares; Y2 a ≤ 5 mm de PH0/PH1 y Y1 a ≤ 3 mm de U1.
Domingo, 8:00. Claude corre T29b, la costura de tierra.
Domingo (t-v6-h2-puerta). Bloque H2: nombres en cada conector (L-59), 3 fiduciales y la fila de pads de depuración (L-56). Luego la puerta L-48 del plan. Al final, cuando ya no se mueva nada, las exclusiones de margen del DRC (t-v6-excluir-margen).
Domingo en la tarde. Claude corre T43 y T44, hace la re-auditoría final y genera el paquete: G1, y el lunes 2-nov va el pedido del piloto de 20.

5. Si algo no cuadra

Escríbele a Leo con el commit, el designador y la coordenada, y una captura. Si una regla de aquí choca con otra, avisa antes de decidir: puede ser un error de estas instrucciones.

Coordenadas y conteos sacados del PCB 9a6f250 y del esquemático 15b956e, con scripts que simulan lo que borra Actualizar PCB y buscan los extremos de pista sin conexión, igual que KiCad: extremo dentro de otra pista de la misma capa, de una vía, de un pad o del relleno de una zona de su red. Los lugares de D18–D20 se revisaron contra los pads, pistas y vías de alrededor. Las figuras salen del mismo PCB.

v1.1 (27-oct, 13:30): decisiones de Leo de las 13:06 (D-26-1 a, D-22-4 b), T41 en el §1, T45 en vez del regreso de /VEH5V y la limpieza.

v1.2 (27-oct, 14:30): T45 listo y probado en una copia (R80 abajo de Q7, tomas Kelvin por B.Cu, EP de U4 y U7, limpieza), con sus dos figuras en el §2. La RF LTE y el tramo de /VBAT_MODEM de C13 a los pines pasan a T45b, el jueves 30.

17 KiB Raw Blame History Unescape Escape