hbox-docs/docs/hardware/v57-colocacion-ruteo.md

# V5.7 — colocación hecha por Leo (13-oct) y lo que falta para cerrar el layout · 14-oct-2026

!!! warning "Superada el 16-oct"
    Después de esta guía la fuente se movió a la esquina superior derecha (commit `a7c0116`): las coordenadas de abajo ya no aplican. Lo que falta está en la [pasada 3, parte B](v56-v57-layout-pasada-3.md). Se conserva como histórico.

Base: `hbox-watchdog-v57.kicad_pcb` commit `2984b31` («V 5.7 Power supply», 13-oct 18:02) sobre el PCB V5.6 de Michelle (`d71098d`). Esquemático V5.7 con ERC 0 (commit `32905bb`). DRC con paridad del 14-oct: **paridad limpia** (solo los PF* sin huella), 24 conexiones sin rutear (el bloque nuevo), y el resto de errores son fills viejos y restos del buck del ventilador.

## 1. Dónde quedó el bloque (y por qué está bien ahí)

Leo no usó la esquina superior derecha: puso la fuente en el espacio libre de **x 96–123 / y 91–117** (cara superior, nada debajo salvo el contorno UNO de MOD1 en B.Cu, sin pads ahí). Es un buen lugar: lejos del módulo 4G, lejos de U6/L6, y no toca la franja B.Cu x 170–182 reservada para el tronco `/BAT_PLUS`. Las tres piezas grandes se quedan donde están:

| Ref | Posición (x, y) | Nota |
|---|---|---|
| **L22** 10 µH | (113.8, 97.5) | pin 1 `/SW_PWRIN` en (108.4, 97.5), pin 2 `/VEH5V` en (119.2, 97.5) |
| **D34** B560C | (111.3, 108.3) | pin 1 (cátodo, `/SW_PWRIN`) en (107.9, 108.3); pin 2 (ánodo) GND |
| **U25** TPS54360B | (119.8, 108.7) | pin 8 SW (117.9, 105.7) · pin 1 BOOT (117.9, 111.7) · pin 2 VIN (119.2, 111.7) · pin 3 EN (120.4, 111.7) · pin 4 RT (121.7, 111.7) · pin 5 FB (121.7, 105.7) · pin 6 COMP (120.4, 105.7) · pin 7 GND / EP |

Si quieres acortar el nodo SW: gira **L22** 180° para que su pin 1 quede abajo (junto a D34.1 y U25.8). No es obligatorio.

## 2. Piezas chicas: hay que acercarlas al pin que atienden (Michelle)

Hoy todas las piezas chicas están en una columna en x 97–103 (a 15–25 mm de U25). Para una fuente conmutada eso no sirve: el capacitor de BOOT, los cerámicos de entrada y la red de compensación tienen que estar pegados al chip. Mover así (coordenadas orientativas; manda el pin):

| Ref | Hoy | Dónde debe ir | Regla |
|---|---|---|---|
| **C152** 100 nF (BOOT) | (98.2, 91.7) | pegado a **U25.1 (BOOT)** y **U25.8 (SW)**, p. ej. (115.5, 108.7) vertical | < 3 mm de ambos pines, sin vías |
| **C149, C150** 2.2 µF/100 V | (103.0, 92.6 / 96.9) | a la derecha de U25, junto a **U25.2 (VIN)**: (125.5, 111.5) y (125.5, 108.0) | pin 1 a VIN con pista ≥ 1.0 mm y < 5 mm; pin 2 a GND con vía propia; **C11** y **C22** (100 nF / 22 µF, hoy en la franja vieja x 179–184) también se mudan junto a VIN |
| **R121 / R122** (FB) | (98.2, 96.8 / 99.3) | junto a **U25.5 (FB)**: (125.5, 104.5) y (125.5, 102.5) | la pista de `/FB_PWRIN` corta y lejos de L22/D34; R121.1 toma `/VEH5V` en **C153/C154**, no en L22.2 |
| **R123 + C155, C156** (COMP) | (98.2, 101.8) / (101.6, 108.5 / 110.4) | junto a **U25.6 (COMP)**: (124.0, 100.5), (126.5, 100.5), (124.0, 98.5) | GND de C155/C156 a la misma isla GND del EP |
| **R120** (RT) | (98.2, 94.2) | junto a **U25.4 (RT/CLK)**: (124.0, 114.5) | GND corto al EP |
| **R124 / R125** (DNP) | (98.2, 104.3 / 106.8) | cerca de EN (U25.3), p. ej. (127.5, 114.5) y (127.5, 112.5) | no se montan; solo que no estorben |
| **C153, C154** 47 µF/16 V | (103.0, 101.1 / 105.4) | en la salida, junto a **L22.2**: (123.5, 95.5) y (123.5, 99.0) rot 90 | pin 1 a L22.2 con polígono/pista 2.0 mm; pin 2 GND con 2 vías cada uno; de aquí sale el tronco `/VEH5V` |
| **F2** fusible 2410 | (110.0, 114.5) | **junto a P1 / Q10**, en el hueco (187.3, 118.1) entre RB1, C10 y Q10 | el fusible va en la entrada, no a 60 mm de ella; cadena **P1.1 → F2.1**, **F2.2 → D10.1 y Q10.2** |

Al moverlas, revisa que ninguna quede sobre una vía de GND existente (hoy hay tres: bajo C152, R121 y F2 — el DRC las marca como cortos y «hole clearance»): borra o corre esas vías.

## 3. Ruteo (anchos y capas)

| Red | De → a | Capa | Ancho |
|---|---|---|---|
| `/24V_IN` | **P1.1 → F2.1** | F.Cu | 1.5 mm — corta la pista actual P1.1 → D10.1/Q10.2 (hoy el DRC la marca como corto entre `/24V_IN` y `/VIN_FUSED`) y quita la vía `/24V_IN` en (194.5, 120.4) |
| `/VIN_FUSED` | **F2.2 → D10.1 → Q10.2** | F.Cu | 1.5 mm |
| `/24V` | **Q10.3 → C10.1 → … → C149/C150.1 → U25.2** | F.Cu (o B.Cu fuera de x 170–182) | 1.0–1.5 mm; son ~75 mm, 0.7 A. Las pistas viejas de `/24V` que subían a U2 (x 186–195, y 65–72) se borran |
| `/SW_PWRIN` | **U25.8 → D34.1 → L22.1** (+ C152.2) | **solo F.Cu** | ≥ 1.0 mm / polígono; sin vías; perímetro < 30 mm |
| `/VEH5V` | **L22.2 → C153/C154.1 → R121.1 → RS1.1** (151.0, 117.2) y **C78.1** (146.2, 57.2) | **F.Cu** | 1.5–2.0 mm; 2.8 A; nada en In1/In2; no usar B.Cu en x 170–182 |
| GND | D34.2, C149/C150/C153/C154.2, U25.7 + EP | F.Cu + vías a In1 | 2 vías por capacitor; **≥ 6 vías 0.3 en el EP de U25**; pasta del EP al 50 % (regla DFM de U6) |
| `/BOOT_PWRIN`, `/FB_PWRIN`, `/COMP_PWRIN`, `/COMP_PWRIN_RC`, `/RT_PWRIN`, `/EN_PWRIN` | locales a U25 | F.Cu | 0.25–0.3 mm, cortas |

## 4. Limpieza que dejó el buck del ventilador (franja x 179–197, y 50–72)

- 16 tramos **sin red** (restos de U2/L2/Dbk1/Cbst1/R20/R21/Ren/Rcomp): bórralos (Herramientas → Limpiar pistas y vías, y repasa a mano).
- Tramo `/5V_FAN` suelto en (188.2, 62.6) y tramo `/VEH5V` suelto en (114.6, 44.6) (donde estaba P2): bórralos.
- **D2** y **C23** (ventilador) se quedan donde están; `/5V_FAN` nace ahora en **JP1** (137.6, 44.4, ya puenteado): rútala a 0.5 mm por el borde superior hasta D2/C23/P6.
- Vía `/24V` suelta en (181.0, 64.1): bórrala (venía de V5.6).

## 5. Lo que se replica de la pasada 2 de V5.6 (mismo documento, mismas coordenadas)

`/BAT_PLUS` de P4.1 solo en capas externas a 1.5 mm; `/MAIN5V` de U6.1/24 fuera de In1; `/SYS5V` a U7 fuera de In2; `/SW3_NODE` solo F.Cu; In1 limpio bajo U16 (NTC_CELL, I2C_SDA/SCL, ACC_INT1 a B.Cu); C128 a ≥ 1 mm del borde; textos Rig1/Rled1/Cbst2; stackup 0.5 oz; rev 5.7 ya está en el cajetín.

## 6. Cierre

**B** (rellenar zonas) → DRC con paridad: 0 sin conectar, 0 cortos, 0 paridad (solo PF*), 0 colgantes. Resalta `/SW_PWRIN`, `/VEH5V`, `/24V`, `/BAT_PLUS`, `/MAIN5V`, `/SYS5V`, `/SW3_NODE` con F.Cu y B.Cu apagadas: nada visible en In1/In2 (salvo `/24V` si lo rutaste por In2, aceptable a 1.0 mm).

```
git add hbox-watchdog-v57.kicad_pcb
git commit -m "V5.7 layout: fuente a bordo ruteada (U25/L22/D34/F2), limpieza buck ventilador, correcciones de la pasada 2 replicadas"
git push
```
Claude revisa pad a pad y genera Gerber/BOM/CPL. Pedido: 5 prototipos primero (validación ECO §6), después las 327.