V5.6: que es critico y que se puede quedar (C129 en VSYS de U6); prioridades de la pasada 4

Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com> Claude-Session: https://claude.ai/code/session_01QCy5VHMVLkAmftYM6swWmx
2026-10-20 11:05:46 -06:00 · 2026-10-20 11:05:46 -06:00 · a6c1f4522e
commit a6c1f4522e
parent be9011d341
9 changed files with 155 additions and 12 deletions
--- a/docs/hardware/img/2026-10-19_Drogheda_V5.6-Clasificacion-Criticos_v1.0.png
+++ b/docs/hardware/img/2026-10-19_Drogheda_V5.6-Clasificacion-Criticos_v1.0.png
--- a/docs/hardware/index.md
+++ b/docs/hardware/index.md
@ -7,7 +7,9 @@ title: "Tarjetas y hardware"
 Estado de cada versión de la EinarBoard al **19-oct-2026**, con sus documentos vigentes, los históricos y el siguiente paso. ¿No sabes qué tarjeta tienes? [Manuales por tarjeta](../manuales/index.md) te la identifica por serigrafía, conectores y LEDs. Estado vivo (tareas, decisiones, responsables): [Tablero de ingeniería](../tableros/ingenieria.html).

 !!! danger "Re-auditoría del 19-oct: todavía no se pide ninguna, pero a la V5.6 le falta una hora"
-    - **V5.6 — casi lista.** La pasada 3 de Michelle cerró lo grande: `/BAT_PLUS` fuera de capas internas, `/3V3_MODEM` a 1.0 mm, 4 vías en el EP de U7, sin cobre suelto, y el sensado Kelvin de RS1 sigue intacto. Con el script **T30** (Leo, 5 min) y **≈ 1 h de Michelle** queda lista para Gerber/BOM/CPL y el piloto de 5.
+    - **V5.6 — casi lista.** La pasada 3 de Michelle cerró lo grande: `/BAT_PLUS` fuera de capas internas, `/3V3_MODEM` a 1.0 mm, 4 vías en el EP de U7, sin cobre suelto, y el sensado Kelvin de RS1 sigue intacto. T30 ya está aplicado (`7650b96`).
+        - **Nuevo (19-oct, tarde), crítico:** U6 (LTC4040) no tiene capacitor en sus pines VSYS. Se agrega **C129** (10 µF 0603) junto a los pines, sin mover piezas.
+        - Lo demás está clasificado: qué se corrige y qué se puede quedar para el piloto, en [**▶ V5.6 — qué es crítico**](v56-clasificacion-19oct.md).
    - **V5.7 — todavía no.** Ya replica la pasada 2 de la V5.6, y el EP y el FB de U25 quedaron bien. Falta: `/SYS5V` sigue 10.9 mm por In2 a 0.5 mm bajo K1 (**bloqueante**) y el lazo de entrada de U25 mide 52 mm² (meta < 30). T30 + ≈ medio día.
    - **v6 — sin avance en los bloqueantes.** El commit del sábado solo agregó 15 vías de tierra. El plan se recorre una semana: fines de semana 24–25 oct y 31 oct–1 nov, pedido del piloto el lun 2-nov.

@ -16,7 +18,7 @@ Estado de cada versión de la EinarBoard al **19-oct-2026**, con sus documentos
 | Tarjeta | Estado | Pedido | Proyecto KiCad | Firmware |
 |---|---|---|---|---|
 | <span class="badge-v55">V5.5</span> | En campo (15 pzas, 22-ago). No se fabrica más. | — | `hbox-watchdog-v5` (tag `v5.5-as-fabbed`) | `hbox-v5-bringup_0.6.0` CAMPO · 0.6.3 banco |
-| <span class="badge-v56">V5.6</span> | Re-auditada el 19-oct: **casi lista**. Pasada 3 hecha (`240e2c3`); faltan el script T30 y ≈ 1 h de la [pasada 4, parte A](v56-v57-layout-pasada-4.md#parte-a-v56-hbox-watchdog-v5-1-h). | 113 (piloto de 5 primero) | `hbox-watchdog-v5` | 0.7.0 (`board_v56.h`), no existe |
+| <span class="badge-v56">V5.6</span> | Re-auditada el 19-oct: **casi lista**. T30 aplicado (`7650b96`); falta la [pasada 4, parte A](v56-v57-layout-pasada-4.md#parte-a-v56-hbox-watchdog-v5-1-h) con un **crítico nuevo: C129 en VSYS de U6** ([clasificación](v56-clasificacion-19oct.md)). | 113 (piloto de 5 primero) | `hbox-watchdog-v5` | 0.7.0 (`board_v56.h`), no existe |
 | <span class="badge-v57">V5.7</span> | Re-auditada el 19-oct: **NO LISTA**. Pasada 3 hecha (`f3f35f4`): ya replica la V5.6. Bloqueante: `/SYS5V` por In2 bajo K1; falta compactar la fuente U25. T30 + ≈ medio día ([pasada 4, parte B](v56-v57-layout-pasada-4.md#parte-b-v57-hbox-watchdog-v57-medio-dia)). Entrada 9–32 V. | 327 (5 prototipos primero) | `hbox-watchdog-v57` (convive con v5) | el mismo 0.7.0 (mismos pines de MCU) |
 | <span class="badge-v6">v6</span> | Re-auditada el 19-oct: **NO LISTA**, sin cambio (`00a9af4`: solo 15 vías de tierra); siguen los 8 bloqueantes de la [auditoría v6](v6-auditoria-produccion-16oct.md). Plan: [fines de semana 24-oct → 22-nov](v6-plan-fines-de-semana.md) (rev. 1.1). | 130 + reemplazos (piloto de 20, pedido previsto el 2-nov) | `hbox-watchdog-v6` | 0.7.x (`board_v6.h` + NTRIP), no existe |
 | <span class="badge-v4">V4</span> | En prueba y campo. Sin producción nueva. | — | `hbox-watchdog-v4` | `hbox-tarjetaV4_0.6.0` CAMPO |
@ -49,8 +51,14 @@ Estado de cada versión de la EinarBoard al **19-oct-2026**, con sus documentos
 **Estado.** Esquemático cerrado (ECO 27/28-sep + acelerómetro U26 el 8-oct − sonda P12 el 9-oct). Pasada 3 de Michelle (17 y 19-oct, `be30764` → `13af8f3`) y arreglo del merge de Leo (`240e2c3`). **Re-auditada el 19-oct: casi lista.**

 - **Hecho:** barrenos de la V5.5 (sin MH11), sensado Kelvin de RS1, `/BAT_PLUS` sin capas internas, `/MAIN5V` a 1.0–1.5 mm, `/3V3_MODEM` a 1.0 mm, 4 vías en el EP de U7, sin cobre suelto. DRC: solo los 3 errores de MOD1 (MH7/MH9/MH10, por diseño), 0 sin conectar, paridad limpia.
- **Lo hace el script T30:** vías en paralelo en los cambios de capa de potencia (18 vías), las 4 vías «micro» a vías normales, JP/TP/MOD1 fuera del BOM y del CPL, cajetín Rev 5.6 y stackup JLC04161H-7628.
- **Falta a mano (≈ 1 h, pasada 4, parte A):** L7 a ≤ 5 mm de U7 con Dbk2 junto, la salida VSYS de U6 (dos pistas de 0.3 mm), 3 vías sencillas y las exclusiones del DRC.
+- **Ya lo hizo T30** (`7650b96`, 19-oct): vías en paralelo en los cambios de capa de potencia (18 vías), las 4 vías «micro» a vías normales, JP/TP/MOD1 fuera del BOM y del CPL, cajetín Rev 5.6 y stackup JLC04161H-7628.
+- **Falta a mano (pasada 4, parte A):** la salida VSYS de U6 ya quedó a 0.75 mm con 2 vías (19-oct, tarde). Falta:
+    - **crítico, nuevo:** C129 (10 µF 0603) junto a los pines VSYS de U6; hoy el capacitor más cercano, C34, está a 11.5 mm;
+    - regresar 2 vías de `/MAIN5V` y 2 de `/3V3_MODEM` que se perdieron en el guardado de las 18:59;
+    - quitar la rama de Dbk2;
+    - las exclusiones del DRC.
+
+    L7 y lo heredado de la V5.5 se pueden quedar para el piloto, y se miden en el banco: [**▶ qué es crítico y qué se puede quedar**](v56-clasificacion-19oct.md).

 Lleva Mean Well SD-15B-05 externa (igual que V5.5).

@ -62,7 +70,7 @@ Lleva Mean Well SD-15B-05 externa (igual que V5.5).
 | Firmware | 0.7.0 con `board_v56.h` (control del módem por MODEM_EN/RST, ciclo de 10 s en batería, Ethernet de campo, SC16IS752/RS-485, acelerómetro, ignición por ADC, paquete LFP-HT). No existe todavía; ningún 0.6.x enciende su módem. |
 | Decisiones pendientes (Leo) | **D-19-1, hoy:** portar las correcciones de puertos de la v6 (inversor U32 para el RS-485, TVS D39, R147 en RS-232, J10.8 a GND, LED de actividad); si van, entran al piloto. **D-19-2:** Dbk2 junto a L7 o fuera del esquemático. [Re-auditoría §7](re-auditoria-19oct.md#7-decisiones-para-leo) · [auditoría 16-oct §10](auditoria-produccion-16oct.md#101-hardware-de-v56-y-v57-iguales-entre-si). |

-**Siguiente paso.** Leo corre T30 (lun 19) → Michelle: pasada 4, parte A (mar 20, ≈ 1 h) → Claude re-audita y genera Gerber/BOM/CPL → **piloto de 5** (pedido ≈ 21–22-oct, junto con los 5 prototipos de V5.7) → banco con 0.7.0 (ciclo de 10 s ×20, carga, Ethernet, RS-232/485, acelerómetro) → las 108 restantes.
+**Siguiente paso.** Pasada 4, parte A, empezando por C129 ([qué es crítico](v56-clasificacion-19oct.md)) → Claude re-audita y genera Gerber/BOM/CPL → **piloto de 5** (pedido ≈ 21–22-oct, junto con los 5 prototipos de V5.7) → banco con 0.7.0 (ciclo de 10 s ×20, carga, Ethernet, RS-232/485, acelerómetro) → las 108 restantes.

 ## V5.7 — fuente a bordo (9–32 V) → pedido de 327 { #v57 }

@ -133,7 +141,7 @@ El sensado de RS1 ya está bien (hay que conservarlo). T25 y T28 se volvieron a
 | Pin, puente o LED de V5.5/V5.6 | [Pinout V5.6](v56-pinout.md) · [Manual V5](../manuales/manual-tarjeta-V5.md) |
 | Límites eléctricos, consumos, rieles | [Hoja de datos V5.6](v56-datasheet.md) · rango de entrada de la V5.7: [auditoría §5](auditoria-produccion-16oct.md#5-v57-rango-de-entrada-sin-la-mean-well) |
 | Qué cambió de V5.5 a V5.6 | [ECO V5.6](v56-eco.md) · [Cambios al esquemático](v56-cambios-esquematico.md) |
-| Qué debe corregir Michelle hoy | [Pasada 4 — V5.6 y V5.7](v56-v57-layout-pasada-4.md) |
+| Qué debe corregir Michelle hoy | [Pasada 4 — V5.6 y V5.7](v56-v57-layout-pasada-4.md) · prioridades de la V5.6: [qué es crítico](v56-clasificacion-19oct.md) |
 | Qué hace el script T30 | [Re-auditoría §6](re-auditoria-19oct.md#6-que-hace-t30) · comandos: [pasada 4, §0](v56-v57-layout-pasada-4.md#0-antes-de-empezar-leo-10-min) |
 | Dónde van los barrenos | [Auditoría §3](auditoria-produccion-16oct.md#3-barrenos-los-7-de-la-v55-de-produccion) |
 | Qué trae la V5.7 y por qué | [ECO V5.7](v57-eco-fuente.md) |
--- a/docs/hardware/re-auditoria-19oct.md
+++ b/docs/hardware/re-auditoria-19oct.md
@ -5,7 +5,7 @@ project: Project Drogheda
 author: Helgen Technologies (auditoría: Claude; revisión: Leo)
 date: 2026-10-19
 version: 1.0
-status: ACTIVO — re-auditoría sobre HBox_PCB 4f4681f (pasada 3 de Michelle + arreglo del merge) · para V5.6 y V5.7 sustituye el veredicto del 16-oct; la v6 sigue con su auditoría del 16-oct y el plan de fines de semana (rev. 1.1)
+status: ACTIVO — re-auditoría sobre HBox_PCB 4f4681f (pasada 3 de Michelle + arreglo del merge) · actualización 19-oct tarde: falta C129 en VSYS de U6 (ver la clasificación de la V5.6) · para V5.6 y V5.7 sustituye el veredicto del 16-oct; la v6 sigue con su auditoría del 16-oct y el plan de fines de semana (rev. 1.1)
 audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana (PM)
 ---

@ -37,6 +37,11 @@ audience: Leo, Michelle (layout), Jesús (banco), Aldair (fabricación), Adriana
        ≈ **½ día de Michelle** después de T30, y luego los **5 prototipos**.
    - **v6 — sin avance en los bloqueantes.** El commit del sábado solo agregó 15 vías de tierra. Los 8 bloqueantes del 16-oct siguen abiertos. T25 y T28 siguen aplicando sin cambios (probado hoy en una copia). El plan de fines de semana se recorre una semana: **24–25 oct y 31 oct–1 nov; pedido del piloto ≈ 2-nov** ([plan rev. 1.1](v6-plan-fines-de-semana.md)).

+!!! warning "Actualización 19-oct (tarde): a la V5.6 le falta un punto crítico"
+    Al revisar el archivo de trabajo de las 18:59 apareció uno que esta re-auditoría no tenía: **U6 (LTC4040) no tiene capacitor en sus pines VSYS**. El más cercano, C34, está a 11.5 mm. Viene así desde la V5.5.
+
+    A la «hora de Michelle» hay que sumarle **C129**: un 10 µF 0603 junto a los pines 1/24, sin mover piezas, reacomodando 3 pistas delgadas. Clasificación completa de lo que queda: [**▶ V5.6 — qué es crítico y qué se puede quedar**](v56-clasificacion-19oct.md).
+
 !!! success "T30 — script listo y probado (V5.6 y V5.7)"
    `kicad/tools/t30_v56_v57_mecanicos.py` hace todo lo mecánico que quedaba:

--- a/docs/hardware/v56-clasificacion-19oct.md
+++ b/docs/hardware/v56-clasificacion-19oct.md
@ -0,0 +1,118 @@
+---
+title: "V5.6 — qué es crítico y qué se puede quedar (19-oct-2026, tarde)"
+tags: [project-drogheda, hardware, hbox, einarboard, v5.6, layout, auditoria, ltc4040, vsys, prioridades]
+project: Project Drogheda
+author: Helgen Technologies (revisión: Claude; pregunta: Leo)
+date: 2026-10-19
+version: 1.0
+status: ACTIVO — clasificación del archivo de trabajo de V5.6 del 19-oct 18:59 (sobre T30, `7650b96`, sin subir) · fija las prioridades de la pasada 4, parte A
+audience: Leo, Michelle (layout), Jesús (banco)
+---
+
+# V5.6 — qué es crítico y qué se puede quedar · 19-oct-2026 (tarde)
+
+**La pregunta (Leo, 19-oct 18:59):** «Las tolerancias están muy justas y ya cuesta mover piezas: clasifica qué es crítico y qué pasa si se queda como está.»
+
+**Archivo revisado:** `hbox-watchdog-v5.kicad_pcb` guardado a las 18:59 en la Mac de Leo, sin subir, sobre T30 (`7650b96`). Ese guardado mueve L7 y la red de compensación de U7, ensancha la salida VSYS de U6 y re-rutea `/3V3_MODEM`, `/MAIN5V`, `/SYS5V`, `/VEH5V` y algunas señales.
+
+- **DRC (KiCad 10.0.4, zonas rellenadas, paridad):** 3 errores (MH7/MH9/MH10 dentro de MOD1, por diseño), 0 sin conectar y 2 avisos nuevos: una vía y un tramo colgando.
+- **ERC:** sin cambios.
+
+!!! danger "Un solo punto crítico, y es nuevo: U6 (LTC4040) no tiene capacitor en VSYS"
+    Los pines VSYS de U6 (1 y 24) no tienen capacitor cerca:
+
+    - el más cercano es **C34 (10 µF), a 11.5 mm**;
+    - **C32 y C33 (47 µF)** están a 15 mm;
+    - los tres quedan del otro lado de vías.
+
+    La hoja de datos del LTC4040 pone este capacitor **por encima de todo lo demás** en el layout, porque por VSYS y GND cierra el único lazo de alta frecuencia: el cargador conmuta a 2.25 MHz y el respaldo (boost) a 1.125 MHz.
+
+    Viene así desde la V5.5 y no lo marcó ninguna de las auditorías del 13, 16 y 19-oct.
+
+    **Arreglo:** un capacitor de 10 µF 0603 pegado a los pines 1/24 (C129). No se mueve ninguna pieza; solo se reacomodan tres pistas delgadas ([abajo](#1-paso-a-paso-c129-junto-a-vsys)).
+
+!!! tip "Lo demás"
+    - **Dos regresiones del guardado de hoy (5 min cada una, sin mover piezas):**
+        - se borraron las 2 vías de T30 junto a (144.1, 98.05), y toda la carga de P11 pasa otra vez por una sola vía;
+        - `/3V3_MODEM` ahora baja a B.Cu con 2 vías sencillas.
+    - **Bien hecho hoy:** la salida VSYS de U6 ya tiene pistas de 0.75 mm y 2 vías (A-2).
+    - **El resto puede quedar para el piloto** y se mide en el banco.
+
+![V5.6: qué es crítico y qué se puede quedar](img/2026-10-19_Drogheda_V5.6-Clasificacion-Criticos_v1.0.png)
+
+## Clasificación
+
+Clases:
+
+- 🔴 **crítico:** se corrige antes del piloto;
+- 🟠 **corregir:** es fácil y no mueve piezas;
+- 🟡 **se puede quedar:** se mide en el piloto y se decide antes de las 108;
+- ⚪ **trámite:** se resuelve antes de generar los Gerber.
+
+| # | Qué | Qué pasa si se queda así | Clase | Arreglo mínimo |
+|---|---|---|---|---|
+| 1 | **U6 sin capacitor en VSYS** (pines 1/24). El más cercano, C34, está a 11.5 mm del otro lado de vías. | El lazo del cargador y del boost cierra por 11–15 mm de cobre. Eso da picos y zumbido en VSYS, que trabaja a ≈ 5 V con un máximo absoluto de 6 V; más ruido en todo el bloque; y un boost más débil cuando arranca o transmite el módem en batería, que es el ciclo de 10 s que la V5.6 tiene que pasar. La V5.5 funciona así en respaldo continuo, pero nunca se probó ciclando. | 🔴 Crítico | C129 de 10 µF 0603 junto a los pines; reacomodar `/PROG`, `/CLPROG_TP` y `/CHRG_EN` ([paso a paso](#1-paso-a-paso-c129-junto-a-vsys)) |
+| 2 | `/MAIN5V`: vía sencilla en (144.1, 98.05), camino a P11. **Regresión de hoy:** se borraron las 2 vías de T30 en (145.15, 97.6) y (146.15, 97.6). | Toda la carga de SYS5V (buck del módem, Ethernet, ArduSimple, MCU) pasa por una vía de 0.3 mm. Eléctricamente aguanta (≈ 1.5 mΩ, unos mW), pero no hay respaldo: si esa vía sale mal de fábrica, la unidad se queda sin 5 V. | 🟠 Corregir | Regresar las 2 vías (o 1 más), unidas en F.Cu y B.Cu |
+| 3 | `/3V3_MODEM` (L7.2 → J7) ahora baja 8.9 mm a B.Cu con 2 vías sencillas, en (139.03, 97.61) y (136.76, 105.57). **Regresión de hoy.** | +5 mΩ: ≈ 11 mV más de caída en los picos de 2 A del módem, y 2 puntos sin respaldo en su alimentación. | 🟠 Corregir | Una 2.ª vía en cada cambio de capa, o regresar la pista a F.Cu como la dejó T30 |
+| 4 | Rama de **18.7 mm** del nodo SW de U7 hasta Dbk2, que no se monta. | Es una antena sin terminar: la mitad del cobre del nodo SW (36 mm² en total). No rompe nada, pero mete ruido junto al ArduSimple y al módem. | 🟠 Corregir | Quitar Dbk2 del esquemático y borrar la rama: U7 es síncrono y no lo necesita. **No se mueve nada.** Si se quiere conservar la opción de montarlo, ponerlo junto a L7.1 (D-19-2). |
+| 5 | L7.1 a **8.8 mm** de U7.8 (con T30 estaba a 7.1); el nodo SW mide 13 mm a 0.7 mm. | Ruido moderado: U7 conmuta 5 V, no 24 V. El movimiento de hoy no acortó el nodo. | 🟡 Se puede quedar | No alejarla más. Si el cambio de hoy fue solo de prueba, L7 puede regresar a donde la dejó T30. |
+| 6 | `/VEH5V`: 2 vías sencillas con toda la entrada, en (162.6, 113.02) y (151.0, 115.54). La vía nueva de (163.65, 113.46) quedó colgando. | Hasta 2.5 A por una vía de 0.3 mm: ≈ 9 mW, no se calienta. El riesgo es que no hay respaldo en la entrada. | 🟠 Conviene, fácil | Unir la vía nueva con la pista de 1.0 mm en F.Cu y en B.Cu, y queda resuelto (162.6, 113.02). La de RS1 (151.0, 115.54) se queda: zona de T27. |
+| 7 | U7.2 (VIN del buck del módem): su vía sencilla (141.16, 108.69) queda dentro del lazo de entrada, porque C121/C119 están a 3–5 mm del otro lado. El nodo FB mide 22 mm. Hoy además se alejaron 2.7 mm la compensación y el RT. | Más zumbido en el nodo SW y en el riel del módem. No daña a U7 (soporta 40 V). | 🟡 Se puede quedar | No alejar más Rcomp2/Ccomp2/C123/Rfreq2. Si cabe: 2.ª vía junto a U7.2, o un 100 nF 0402 entre U7.2 y GND. |
+| 8 | **Heredado de la V5.5:** L6 a 11.7 mm de los SW de U6; L8 a 35 mm de U12 (Ethernet) con D11 a 7.5 mm; Dbk1 a 18 mm y L2 a 11 mm de U2 (ventilador, 24 V). | Ruido y algo de zumbido en esos nodos SW. Las 15 V5.5 funcionan así. Mover esas piezas es mucho trabajo y no se justifica sin medir. | 🟡 Se queda | Medirlo en el piloto ([abajo](#que-medir-en-el-piloto)) |
+| 9 | Clase HV24 (`/24V`, `/IGN_IN` y `/Q10_GATE` sin la `/` en los patrones): [re-auditoría §5.4](re-auditoria-19oct.md#54-la-clase-hv24-no-se-aplica-v56-y-v57). | 12 pads expuestos a 0.15 mm del relleno de GND. Es confiabilidad a largo plazo (humedad, salinidad), no falla inmediata. | 🟡 Piloto así | Antes de las 108: patrones y 0.4 mm en capas externas (≈ 1 h) |
+| 10 | Puertos (D-19-1): U32, D39, R147… | Sin U32, el RS-485 ocupa el bus desde que se energiza. | Decisión de Leo | [Re-auditoría §7](re-auditoria-19oct.md#7-decisiones-para-leo) |
+| — | Vía colgando en (163.65, 113.46) (ver 6), tramo de 0.01 mm de `/RS485_B` en (136.59, 108.89), y las 3 infracciones de MH7/MH9/MH10. | El DRC no sale limpio. | ⚪ Trámite | Borrar o conectar; excluir MH7/MH9/MH10 (2 min) |
+
+**Se queda como está** (revisado, sin riesgo práctico):
+
+- `/BAT_PLUS` hacia U6.23/C35: 3 vías sencillas, pero es la rama de medición de BAT (casi sin corriente). El camino de potencia P4 → L6 no tiene vías sencillas.
+- `/SYS5V` hacia U12 (≈ 0.2 A), `/SW_IN` por In2 (ArduSimple, ≈ 0.3 A), ramas de `/24V` del ventilador (≈ 50 mA) y las vías sencillas de `/3V3` y `/3V3_ETH`: corrientes bajas.
+- Señales bajo el nodo SW de U7 (`/CHRG_STAT` y otras en In2/B.Cu): las tapa el plano de GND de In1. `/IGN_IN` en In1 queda acoplado con ≈ 0.14 pF, que el filtro de ignición absorbe.
+- EP de U6: pasta al 50 % y 3 vías. En el pedido van *Epoxy Filled & Capped* y rayos X en U6 (regla DFM del 8-oct).
+- El 10 nF con dos códigos y los avisos de serigrafía: limpieza de BOM y estética.
+
+**Ya quedó bien:** salida VSYS de U6 (0.75 mm, 2 vías), sensado Kelvin de RS1, `/BAT_PLUS` sin vías sencillas, EP de U7 (4 vías), barrenos y todo lo de T30.
+
+## 1. Paso a paso: C129 junto a VSYS
+
+El lugar está marcado en rojo punteado en el panel derecho de la figura de arriba.
+
+1. **Esquemático** (hoja del cargador, junto a U6): agregar **C129 = 10 µF 0603 X5R 10 V**, LCSC **C19702** (básico de JLC), entre `/MAIN5V` y GND. Lo hace Leo, o Claude por script si Leo lo pide. Después, *Actualizar PCB*.
+2. **Colocación:** C129 en vertical en **≈ (153.07, 111.95)**, a la izquierda de la esquina de los pines 1/24 de U6.
+    - Pad de `/MAIN5V` arriba, en ≈ (153.07, 111.18): queda a 0.5 mm de U6.1 y pegado a la vía (153.19, 110.88). Únelo a la pista de 0.75 mm de U6.1/U6.24.
+    - Pad de GND abajo, en ≈ (153.07, 112.73): 1–2 vías a GND a ≤ 0.5 mm del pad, para bajar directo al plano.
+3. **Reacomodar 3 pistas** que hoy pasan justo ahí: `/PROG` (U6.2 → R50), `/CLPROG_TP` (U6.3 → TP1) y `/CHRG_EN` (U6.4 → MCU, U16.41). Son señales casi sin corriente:
+    - bájalas a B.Cu en cuanto salgan de U6, o rodea el capacitor por abajo;
+    - con 0.25 mm alcanza;
+    - `/PROG` y `/CLPROG_TP` son analógicas (fijan y miden la corriente de carga): que queden cortas y lejos de `/SW_BAT`.
+4. **No mover:** U6, C35, RS1, Q7 ni los **hilos Kelvin de RS1** (`/VEH5V` y `/VIN_SW` de 0.25 mm). Tampoco toques la pasta del EP de U6.
+5. **Cierre:**
+    - B (rellenar zonas) y DRC con «Rellenar zonas» y «Comprobar paridad»: 0 sin conectar, solo los errores de MOD1.
+    - Commit y push, y avisar a Claude con el hash.
+
+**Si de plano no cabe:** se puede poner C129 en la cara inferior, justo debajo de la esquina 1/24. Eso obliga a pedir ensamble por las dos caras (más caro: hoy no hay piezas montadas abajo). La última opción es pedir el piloto sin C129 y hacer obligatoria la medición de VSYS del banco (abajo). Si esa medición falla, se corrige antes de las 108.
+
+## Qué medir en el piloto
+
+Para lo que se queda (5, 7, 8) y para confirmar el 1. Usa punta corta con resorte de tierra y la unidad completa (módem y ArduSimple conectados).
+
+| Qué | Dónde | Pasa si |
+|---|---|---|
+| VSYS al cargar a corriente máxima y en respaldo con el módem transmitiendo | U6.1 contra el EP | picos < 5.8 V, sin oscilación |
+| Riel del módem en ráfagas de transmisión | J7.1 | caída < 150 mV y sin reinicios del módem en 20 ciclos de 10 s |
+| GNSS con el módem transmitiendo y apagado | C/N0 promedio en u-center | diferencia < 2 dB |
+| Nodos SW de U6, U7, U12 y U2 | sonda de campo cercano | sin picos nuevos contra una V5.5 en la misma mesa |
+| Vías de entrada (162.6, 113.02) y (151.0, 115.54) | cámara térmica, 2.5 A | < 10 °C sobre la tarjeta |
+
+## Cómo se hizo
+
+- **Archivo:** se copió el `.kicad_pcb` de las 18:59 y se comparó por UUID contra `7650b96` (T30). Se encontraron 21 huellas cambiadas (L7, la red de compensación de U7, y JP/TP re-guardados por KiCad), 142 tramos nuevos, 129 borrados y 5 vías nuevas por 4 borradas.
+- **DRC y ERC:** KiCad 10.0.4 en una copia, con zonas rellenadas y paridad.
+- **Medidas:** script propio sobre el cobre rellenado:
+    - vías de corte por red de potencia;
+    - caminos en serie con su resistencia (1 oz exterior, 0.5 oz interior);
+    - distancia de cada convertidor (U6, U7, U12, U2) a sus capacitores de entrada, inductor y diodo;
+    - si esa unión es directa en F.Cu o pasa por vías.
+- **Historia:** las mismas medidas sobre `v5.5-as-fabbed`, `5a93232`, `f65c830` y `7650b96`. Los puntos 1 y 8 son idénticos desde la V5.5.
+- **Lugar para C129:** búsqueda en rejilla de 0.1 mm alrededor de la esquina 1/24 de U6, para 0603 y 0805. Se descartaron las posiciones que pisan el courtyard de otra pieza o quedan a < 0.2 mm de cobre ajeno. Ningún lugar a ≤ 3 mm sale libre sin tocar pistas; el mejor solo choca con las 3 señales del paso 3.
+- **Hoja de datos:** LTC4040 (Analog Devices, rev. B): sección *PCB Layout Guidelines* y capacitor de VSYS (mínimo 100 µF cerámicos en total; el de los pines, primero).
--- a/docs/hardware/v56-v57-layout-pasada-4.md
+++ b/docs/hardware/v56-v57-layout-pasada-4.md
@ -5,7 +5,7 @@ project: Project Drogheda
 author: Helgen Technologies
 date: 2026-10-19
 version: 1.0
-status: ACTIVO — sustituye lo pendiente de la pasada 3 (16-oct) · empieza después de que Leo suba T30
+status: ACTIVO — sustituye lo pendiente de la pasada 3 (16-oct) · T30 subido (7650b96) · 19-oct tarde: prioridades de la parte A en la clasificación de la V5.6 (nuevo A-0, C129)
 audience: Michelle (layout), Leo
 ---

@ -80,6 +80,12 @@ Michelle, después del aviso de Leo: `git pull --ff-only` y empiezas con la part

 ## Parte A — V5.6 (`hbox-watchdog-v5`, ≈ 1 h)

+!!! danger "Prioridades de la parte A (19-oct, tarde)"
+    - **Primero, A-0 — C129 junto a VSYS de U6 (crítico, nuevo):** un 10 µF 0603 pegado a los pines 1/24, con su vía a GND, reacomodando `/PROG`, `/CLPROG_TP` y `/CHRG_EN`. [Paso a paso](v56-clasificacion-19oct.md#1-paso-a-paso-c129-junto-a-vsys).
+    - **Regresar** las 2 vías de T30 junto a (144.1, 98.05) en `/MAIN5V` y dejar `/3V3_MODEM` sin vías sencillas: se perdieron en el guardado de las 18:59.
+    - **A-1:** si L7 no cabe más cerca de U7, se queda; lo que sí: quitar la rama de Dbk2.
+    - Qué es crítico y qué se puede quedar, punto por punto: [**▶ clasificación de la V5.6**](v56-clasificacion-19oct.md).
+
 ### A-1. L7 junto a U7, y Dbk2

 Hoy **L7.1** (139.0, 107.1) está a 7.1 mm de **U7.8** (141.87, 115.89) y el nodo SW corre 13 mm a 0.7 mm. Además, de L7.1 sale una rama de **18 mm** hasta **Dbk2** (141.8, 93.4), que no se monta (U7 es síncrono): es una antena de conmutación.
--- a/docs/index.md
+++ b/docs/index.md
@ -36,7 +36,7 @@ La lupa busca por unidad (H00xx), serie (HBOX5-E07-A010-R0006), conector (P15, J
 | Tarjeta | Estado | Pedido | Firmware | Dónde leer |
 |---|---|---|---|---|
 | <span class="badge-v55">V5.5</span> | **En campo.** 15 pzas fabricadas el 22-ago; en ensamble, taller y puertos. No se fabrica más. Hallazgo del 16-oct: el cargador queda limitado a ≈ 1 A de entrada (medir en banco). | — | 0.6.0 CAMPO · 0.6.3 en prueba de banco | [Manual V5](manuales/manual-tarjeta-V5.md) |
-| <span class="badge-v56">V5.6</span> | **Casi lista.** Pasada 3 hecha y re-auditada el 19-oct: faltan el script T30 (Leo, 5 min) y ≈ 1 h de la pasada 4 (Michelle); después Gerber/BOM/CPL y el piloto de 5. Falta también el firmware 0.7.0. Con Mean Well SD-15B externa. | **113** (piloto de 5 primero) | 0.7.0 (`board_v56.h`), no existe | [Re-auditoría 19-oct](hardware/re-auditoria-19oct.md) · [Pasada 4](hardware/v56-v57-layout-pasada-4.md) |
+| <span class="badge-v56">V5.6</span> | **Casi lista.** T30 aplicado; falta la pasada 4, con un crítico nuevo: **C129 en VSYS de U6** (un 0603, sin mover piezas). Después Gerber/BOM/CPL y el piloto de 5. Falta también el firmware 0.7.0. Con Mean Well SD-15B externa. | **113** (piloto de 5 primero) | 0.7.0 (`board_v56.h`), no existe | [Qué es crítico](hardware/v56-clasificacion-19oct.md) · [Re-auditoría 19-oct](hardware/re-auditoria-19oct.md) · [Pasada 4](hardware/v56-v57-layout-pasada-4.md) |
 | <span class="badge-v57">V5.7</span> | **NO LISTA.** Fuente a bordo (entrada 9–32 V). Pasada 3 hecha: ya replica la V5.6. Bloqueante: `/SYS5V` por In2 bajo K1; falta compactar la fuente U25. T30 + ≈ medio día de la pasada 4; después los 5 prototipos. | **327** (5 prototipos primero) | el mismo 0.7.0 | [Re-auditoría 19-oct, §4](hardware/re-auditoria-19oct.md#4-v57-punto-por-punto) |
 | <span class="badge-v6">v6</span> | **NO LISTA**, sin cambio desde el 16-oct (solo 15 vías de tierra nuevas): potencia por capas internas, RF del módem por In1, sin barrenos. Plan recorrido una semana: fines de semana 24–25 oct y 31 oct–1 nov; piloto de 20 el lun 2-nov. | **130** + reemplazos (piloto de 20) | 0.7.x (`board_v6.h`), no existe | [Auditoría v6](hardware/v6-auditoria-produccion-16oct.md) · [Plan de fines de semana (rev. 1.1)](hardware/v6-plan-fines-de-semana.md) |
 | <span class="badge-v4">V4</span> | En prueba y campo (Blackpill + Ethernet/serie). Sin producción nueva. | — | 0.6.0 CAMPO · 0.6.3 en prueba | [Manual V4](manuales/manual-tarjeta-V4.md) |
@ -47,6 +47,7 @@ Pedido total: **570 HBOX** (113 V5.6 + 327 V5.7 + 130 v6). Avance real contra el

 ## Hoy — 19 de octubre de 2026

+- **V5.6 (tarde): qué es crítico y qué se puede quedar** ([clasificación](hardware/v56-clasificacion-19oct.md)). Hay un solo crítico, y es nuevo: U6 no tiene capacitor en sus pines VSYS (viene desde la V5.5). Se agrega C129 (10 µF 0603) sin mover piezas. Además hay que regresar 4 vías que se perdieron en el guardado de las 18:59. L7 y lo heredado de la V5.5 se pueden quedar para el piloto, y se miden en el banco.
 - **Re-auditoría de las tres tarjetas** sobre la pasada 3 de Michelle: [Re-auditoría del 19-oct](hardware/re-auditoria-19oct.md). **V5.6 casi lista** (T30 + ≈ 1 h); **V5.7** con un bloqueante (`/SYS5V` por In2) y la fuente U25 por compactar; **v6** sin avance en sus 8 bloqueantes.
 - **Script T30** listo y probado en copias con el DRC de KiCad: vías en paralelo, vías «micro», BOM/CPL, cajetín y stackup de V5.6 y V5.7. Lo corre Leo hoy: [pasada 4, §0](hardware/v56-v57-layout-pasada-4.md#0-antes-de-empezar-leo-10-min).
 - **[Pasada 4](hardware/v56-v57-layout-pasada-4.md)** (Michelle): parte A (V5.6, ≈ 1 h) el martes 20; parte B (V5.7, ≈ medio día) el 20–21. Después, un solo pedido: 5 V5.6 + 5 V5.7 (≈ 21–22-oct).
--- a/docs/tableros/ingenieria.html
+++ b/docs/tableros/ingenieria.html
@ -42,6 +42,7 @@
    <h2>Últimas decisiones</h2>
    <p class="sub">Lo decidido manda hasta que otra decisión con fecha posterior lo cambie. Fuente: notas del proyecto; detalle en la sección de hardware.</p>
    <ul class="decisiones">
+      <li><b>19-oct (19:30)</b> — <b>V5.6: qué es crítico y qué se puede quedar</b> (archivo de trabajo de las 18:59, sobre T30). <b>Un solo crítico, nuevo:</b> U6 (LTC4040) no tiene capacitor en sus pines VSYS; el más cercano, C34, está a 11.5 mm (viene desde la V5.5). La hoja de datos lo pone por encima de todo en el layout. Se agrega <b>C129</b> (10 µF 0603, C19702) junto a los pines 1/24, sin mover piezas. Regresar 2 vías de <code>/MAIN5V</code> y 2 de <code>/3V3_MODEM</code> que se perdieron al guardar. L7 lejos de U7 y lo heredado de la V5.5 (L6, L8, Dbk1) se quedan para el piloto, y se miden en el banco. <a href="../hardware/v56-clasificacion-19oct/">Clasificación</a></li>
      <li><b>19-oct (17:10)</b> — <b>Re-auditoría V5.6 / V5.7 / v6</b> sobre la pasada 3 de Michelle (HBox_PCB <code>4f4681f</code>). <b>V5.6 casi lista</b>: <code>/BAT_PLUS</code> fuera de capas internas, <code>/3V3_MODEM</code> a 1.0 mm, 4 vías en el EP de U7, sin cobre suelto; faltan T30 + ≈ 1 h (L7/Dbk2, salida VSYS de U6, 3 vías, exclusiones del DRC). <b>V5.7 NO LISTA</b>: ya replica la V5.6, pero <code>/SYS5V</code> va 10.9 mm por In2 a 0.5 mm bajo K1 (bloqueante) y el lazo de entrada de U25 mide 52 mm². <b>v6 sin avance</b> en sus 8 bloqueantes (solo 15 vías GND): plan recorrido una semana, piloto de 20 el lun 2-nov; pre-órdenes de JLC ya. <b>Script T30</b> probado en copias en la Mac (DRC sin infracciones nuevas, 0 sin conectar). Merge del lunes (<code>40decf8</code>) arreglado por Leo (<code>240e2c3</code> + <code>merge=binary</code>) y verificado objeto por objeto. Decisiones para Leo: D-19-1 puertos (si van, entran al piloto), D-19-2 Dbk2, D-19-3 sacar KiCad del auto-sync de las 18:00, D-19-4 clase HV24. <a href="../hardware/re-auditoria-19oct/">Re-auditoría</a> · <a href="../hardware/v56-v57-layout-pasada-4/">Pasada 4</a> · <a href="../hardware/v6-plan-fines-de-semana/">Plan v6 rev. 1.1</a></li>
      <li><b>16-oct (17:30)</b> — <b>Auditoría de producción de la v6: NO LISTA.</b> Ruteo completo (<code>2612891</code>, DRC 0 errores), pero: U25 con el código del AP64350, sin barrenos, 5 V por In1/In2 a 0.5 mm, cargador con pistas de 0.5 mm y 1 vía en el EP, RF del módem por In1, 81 vías de tierra, stackup genérico. Scripts listos: T25 <code>--set v6</code> y <b>T28</b> (probados con DRC). <b>Plan de fines de semana</b>: layout el 17–18 y el 24–25 oct, pedido del piloto de 20 el 26-oct, firmware y banco hasta ≈ 15-nov. P7/P8 se quitan (decisión del 9-oct). <a href="../hardware/v6-auditoria-produccion-16oct/">Auditoría v6</a> · <a href="../hardware/v6-plan-fines-de-semana/">Plan</a></li>
      <li><b>16-oct (16:00)</b> — <b>T27 aplicado</b> en V5.6 y V5.7 (<code>f65c830</code>). Figuras de los pasos 3, 4 y 5 en la pasada 3; corregido el dato de A4 (son dos vías de <code>/MAIN5V</code>, no una). <b>Tablero de pendientes al día</b>: pasada 2 y fuente de la V5.7 en Hecho; 9 pendientes nuevos (pasada 3 parte A, medición con TP1, decisiones de Leo, firmware 0.7.0, piloto y banco V5.6, prototipos V5.7, barrenos de la v6). <a href="../tableros/kanban.html">Kanban</a></li>
@ -82,10 +83,10 @@ const VERSIONES = [
    siguiente: 'Mantener la flota en 0.6.x con respaldo continuo en batería. Sin rework: lo aprendido va a V5.6. Inspeccionar U6 con lupa en cada tarjeta. Medir en una unidad el límite de entrada del cargador (≈ 1 A, auditoría 16-oct §4.3).',
    quien: 'Jesús (pruebas) · Alan y Daniel (campo)',
    docs: [['Manual V5', '../manuales/manual-tarjeta-V5/'], ['Auditoría 16-oct §4', '../hardware/auditoria-produccion-16oct/'], ['Lecciones V5.5 → v6', '../hardware/v6-revision-lecciones-v55/'], ['Acta de tarjeta V5', '../formularios/v5.html']] },
-  { v: 'V5.6', cls: 'v56', badge: 'badge-v56', estado: 'Re-auditada 19-oct — casi lista: pasada 3 hecha (240e2c3); faltan el script T30 (Leo) y ≈ 1 h de la pasada 4, parte A',
-    siguiente: 'Lun 19: Leo corre T30. Mar 20: Michelle pasada 4, parte A (L7/Dbk2, salida VSYS de U6, 3 vías, exclusiones del DRC) → Claude re-audita y genera Gerber/BOM/CPL → pedido del piloto de 5 (≈ 21–22-oct, con los 5 de V5.7) → banco con firmware 0.7.0 → las 108 restantes (con SD-15B). Antes del pedido: decisión D-19-1 (puertos).',
+  { v: 'V5.6', cls: 'v56', badge: 'badge-v56', estado: 'Casi lista: T30 aplicado (7650b96); falta la pasada 4, parte A, con un crítico nuevo: C129 en VSYS de U6 (19-oct, tarde)',
+    siguiente: 'Pasada 4, parte A: primero C129 junto a VSYS de U6 (crítico); regresar 4 vías perdidas; quitar la rama de Dbk2; exclusiones del DRC → Claude re-audita y genera Gerber/BOM/CPL → pedido del piloto de 5 (≈ 21–22-oct, con los 5 de V5.7) → banco con firmware 0.7.0 (incluye medir VSYS, el riel del módem y el GNSS) → las 108 restantes (con SD-15B). Antes del pedido: decisión D-19-1 (puertos).',
    quien: 'Michelle (layout) · Claude (auditoría) · Leo (T30, pedido, firmware) · Jesús (banco)',
-    docs: [['▶ Pasada 4 — V5.6 y V5.7', '../hardware/v56-v57-layout-pasada-4/'], ['Re-auditoría 19-oct', '../hardware/re-auditoria-19oct/'], ['Auditoría 16-oct (requisitos)', '../hardware/auditoria-produccion-16oct/'], ['ECO V5.6', '../hardware/v56-eco/'], ['Hoja de datos', '../hardware/v56-datasheet/'], ['Pinout', '../hardware/v56-pinout/']] },
+    docs: [['▶ Qué es crítico (19-oct, tarde)', '../hardware/v56-clasificacion-19oct/'], ['▶ Pasada 4 — V5.6 y V5.7', '../hardware/v56-v57-layout-pasada-4/'], ['Re-auditoría 19-oct', '../hardware/re-auditoria-19oct/'], ['Auditoría 16-oct (requisitos)', '../hardware/auditoria-produccion-16oct/'], ['ECO V5.6', '../hardware/v56-eco/'], ['Hoja de datos', '../hardware/v56-datasheet/'], ['Pinout', '../hardware/v56-pinout/']] },
  { v: 'V5.7', cls: 'v57', badge: 'badge-v57', estado: 'Re-auditada 19-oct — NO LISTA: pasada 3 hecha (f3f35f4), ya replica la V5.6; bloqueante /SYS5V por In2 bajo K1; lazo de entrada de U25 de 52 mm²',
    siguiente: 'Lun 19: T30 (Leo). Mar 20 – mié 21: Michelle pasada 4, parte B (≈ medio día: /SYS5V fuera de In2, C149/C150 y L22 junto a U25, lo mismo que V5.6) → re-auditoría → 5 prototipos con el piloto de V5.6 (ECO §6: 9/12/24/32 V, polaridad, temperatura) → pedido 327. Entrada 9–32 V.',
    quien: 'Michelle (layout) · Claude (auditoría) · Leo (T30, pedido)',
--- a/mkdocs.yml
+++ b/mkdocs.yml
@ -132,6 +132,7 @@ nav:

  - "🔩 Tarjetas y hardware":
      - hardware/index.md
+      - "▶ V5.6 — qué es crítico y qué se puede quedar (19-oct, tarde)": hardware/v56-clasificacion-19oct.md
      - "▶ Re-auditoría V5.6 · V5.7 · v6 (19-oct)": hardware/re-auditoria-19oct.md
      - "▶ Layout pasada 4 — cierre V5.6 y V5.7 (Michelle, 19-oct)": hardware/v56-v57-layout-pasada-4.md
      - "▶ v6 lista para producción — plan de fines de semana (rev. 1.1)": hardware/v6-plan-fines-de-semana.md
--- a/scripts/sync-docs.sh
+++ b/scripts/sync-docs.sh
@ -121,6 +121,9 @@ declare -a MAP=(
  "03-Architecture-Hardware/img/2026-10-19_Drogheda_V5.7-Pendientes-tras-T30_v1.0.png|docs/hardware/img/2026-10-19_Drogheda_V5.7-Pendientes-tras-T30_v1.0.png"
  "03-Architecture-Hardware/img/2026-10-19_Drogheda_V56-V57-Detalle-Pendientes_v1.0.png|docs/hardware/img/2026-10-19_Drogheda_V56-V57-Detalle-Pendientes_v1.0.png"
  "03-Architecture-Hardware/img/2026-10-19_Drogheda_T30-Vias-en-paralelo_v1.0.png|docs/hardware/img/2026-10-19_Drogheda_T30-Vias-en-paralelo_v1.0.png"
+  # 2026-10-19 (tarde): V5.6 — qué es crítico y qué se puede quedar (C129 en VSYS de U6)
+  "03-Architecture-Hardware/2026-10-19_Drogheda_V5.6_Clasificacion-Criticos_ES_v1.0.md|docs/hardware/v56-clasificacion-19oct.md"
+  "03-Architecture-Hardware/img/2026-10-19_Drogheda_V5.6-Clasificacion-Criticos_v1.0.png|docs/hardware/img/2026-10-19_Drogheda_V5.6-Clasificacion-Criticos_v1.0.png"
 )

 n=0